[发明专利]一种用于SD3.00主机控制器的动态时钟相位调整方法

说明书

技术领域

本发明涉及SD主机控制器的设计领域，具体涉及SD3.00主机控制器的采样时钟设计，用于为SD3.00主机控制器提供最佳的采样时钟。  

背景技术

在2009年6月，SD3.00规范发布了。基于SD3.00技术的存储卡，一般叫做SDXC卡，容量可达2TB，理论速度可达300MB/s，远远超出了大多数应用的需求。目前许多公司的都有自己的SDXC卡产品。随着符合SD3.00规范的SDXC卡的推出，进行SD3.00主机控制器的研究就有了深远的意义。 

SD3.00主机控制器和以往的SD主机控制器相比，主要区别在于物理接口的变化和时钟频率的变化。在SD3.00的UHS-I传输模式中，时钟频率高达208MHz，有效数据窗口只有2.88ns，加上电路延迟和时钟相位的温漂，采样时钟的相位必须进行动态调整，才能正确地采样SD卡的数据。 

发明内容

技术问题：本发明针对SD3.00主机控制器的UHS-I高速传输模式，提出了一种动态时钟相位调整方法，使得主机控制器可以动态调整采样时钟的相位，从而在高速模式下可以正确地采样SD卡的数据。 

技术方案：本发明提出的动态时钟相位调整方法，首先使用FPGA片内的可变相位PLL产生不同相位的采样时钟；然后使用不同相位的采样时钟采样SDXC卡的TUNING数据块，与规范定义的数据块进行匹配，并且记录每一次的匹配结果；最后使用最佳相位选择算法，选择一个最佳的采样时钟相位。 

动态时钟相位调整方法具体包括如下步骤： 

1）SD主机控制器依次发送CMD0、CMD8、ACMD41、CMD11、CMD2、CMD3命令，初始化SDXC卡，然后发送CMD7切换SDXC卡的状态为数据传输状态，再然后发送ACMD6命令设置SDXC卡的数据线宽度为4，最后发送CMD6开启SDXC卡的UHS-I高速模式；然后进入步骤2)；

2）配置SD主机控制器的寄存器，置位EXECUTE_TUNING位，激活时钟控制模块的采样时钟相位调整序列；然后进入步骤3）；

3）SD主机控制器发送CMD19命令，让所述SD3.00卡返回64字节的TUNING数据块；然后进入步骤4）；

4）SD主机控制器的时钟控制模块记录这个TUNING数据块，并且与规范定义的TUNING数据块进行匹配。如果匹配，记为“1”，说明采样时钟的相位满足时序要求；如果不匹配，记为“0”，说明不满足时序要求。并且将匹配结果存入32比特的循环移位寄存器result中；然后进入步骤5）；

5）执行PLL的相位调整序列，将采样时钟的相位增加采样周期的1/32；然后进入步骤6）；

6）重复步骤3到步骤5，直到32个采样时钟的相位全部验证完毕；然后进入步骤7）；

7）使用最佳相位选择算法，从循环移位寄存器result的32个比特中，找出最长的一串“1”，那么中间的“1”就代表了最佳的采样时钟相位。然后进入步骤8）；

8）根据最佳的采样时钟相位，再次执行PLL的相位调整序列，完成采样时钟相位调整；

有益效果：本发明全数字化实现，整个相位调整过程由硬件全自动完成，软件只需要做少量的配置即可，既快速，又精确。硬件方面，只需要有可变相位PLL的支持即可，控制电路全部由数字逻辑实现，可以在不改动原有电路结构的基础上应用本方法。采用本发明提出的方法后，SD3.00主机控制器可以方便快捷地校正采样时钟的相位，从而在UHS-I高速模式下，在208MHz的SD总线时钟频率下，正确地采样来自SDXC卡的数据。 

附图说明

图1为本发明采样时钟相位调整流程图； 

图2为本发明最佳相位选择算法原理图；

图3为本发明FPGA片内的PLL相位调整时序；

图4为本发明最佳相位选择算法仿真图。 

具体实施方式

下面结合附图对发明的技术方案进行详细的说明。 

本发明提出的动态时钟相位调整方法，首先使用FPGA片内的可变相位PLL产生不同相位的采样时钟；然后使用不同相位的采样时钟采样SDXC卡的TUNING数据块，与规范定义的数据块进行匹配，并且记录每一次的匹配结果；最后使用最佳相位选择算法，选择一个最佳的采样时钟相位。 

动态时钟相位调整方法具体包括如下步骤：