[发明专利]半导体装置

说明书

本发明提供一种导通损失较少、元件特性不易劣化的半导体装置。实施方式的半导体装置具备：第1电极；第2电极；第1导电型的第1半导体区域，设在第1电极与第2电极之间；第1导电型的第2半导体区域，设在第1半导体区域与第1电极之间，杂质浓度比第1半导体区域高；第2导电型的第3半导体区域，设在第1半导体区域与第2电极之间；第2导电型的第5半导体区域，设在第1半导体区域与第2电极之间；第1导电型的第4半导体区域，设在第3半导体区域与第2电极之间、以及第5半导体区域与第2电极之间，杂质浓度比第1半导体区域高；第3电极，经由第1绝缘膜接触在第1半导体区域、第3半导体区域及第4半导体区域上；第2绝缘膜，接触在第1半导体区域、第5半导体区域及第4半导体区域上。

相关申请的交叉引用

本申请享受以日本专利申请2014－53253号(申请日：2014年3月17日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

本发明的实施方式涉及半导体装置。

背景技术

禁带宽度较大的4H型的碳化硅(SiC)代替硅(Si)作为半导体元件的材料受到关注。此外，4H型的碳化硅其绝缘耐压比硅大。因此，如果使用4H型的碳化硅，则能够形成高耐压的元件。

但是，在使用硅作为半导体材料的情况下，pn结的内建电位是1V左右，相对于此，在使用4H型的碳化硅作为半导体材料的情况下，pn结的内建电位为3V左右。因此，在使用4H型的碳化硅的MOSFET中，内置二极管的导通电压为3V左右。由此，内置二极管的导通损失变大。进而，在使用4H型的碳化硅的pn二极管中，有通过载流子的再结合释放的能量将存在于SiC结晶内的位错分解为部分位错而产生堆垛层错的性质。因此，如果使用4H型的碳化硅作为半导体材料，则有元件特性劣化的情况。

发明内容

本发明提供一种导通损失较少、元件特性不易劣化的半导体装置。

技术方案的半导体装置具备：第1电极；第2电极；第1导电型的第1半导体区域，设在上述第1电极与上述第2电极之间；第1导电型的第2半导体区域，设在上述第1半导体区域与上述第1电极之间，杂质浓度比上述第1半导体区域高；第2导电型的第3半导体区域，设在上述第1半导体区域与上述第2电极之间；第2导电型的第5半导体区域，设在上述第1半导体区域与上述第2电极之间；第1导电型的第4半导体区域，设在上述第3半导体区域与上述第2电极之间、以及上述第5半导体区域与上述第2电极之间，杂质浓度比上述第1半导体区域高；第3电极，经由第1绝缘膜接触在上述第1半导体区域、上述第3半导体区域及上述第4半导体区域上；以及第2绝缘膜，接触在上述第1半导体区域、上述第5半导体区域及上述第4半导体区域上。

附图说明

图1是表示有关第1实施方式的半导体装置的示意剖视图。

图2是表示有关第1实施方式的半导体装置的示意平面图。

图3是表示有关参考例的半导体装置的示意剖视图。

图4(a)及图4(b)是表示有关参考例的电子电路的电路图。

图5(a)是表示有关参考例的半导体装置的示意剖视图，图5(b)是有关参考例的半导体装置的电流电压曲线。

图6是表示有关参考例的半导体装置的示意剖视图。

图7(a)及图7(b)是表示有关参考例的电子电路的时间与栅极－源极间电压的关系的图。

图8(a)及图8(b)是表示有关第1实施方式的半导体装置的能带的图。

图9是有关第1实施方式的半导体装置的电流电压曲线。

图10是表示有关第2实施方式的半导体装置的示意剖视图。