[发明专利]半导体装置

权利要求书

1.一种半导体装置，其包括异步逐次逼近型A/D转换器，所述异步逐次逼近型A/D转换器在采样时段中对外部模拟信号进行采样，在比较时段中生成内部时钟信号，与所述内部时钟信号的第一前沿至第n前沿同步地执行第一次比较至第n次比较，并且基于比较结果来将所述外部模拟信号转换为多位数字信号，其中n是等于或者大于2的整数，

其中，所述异步逐次逼近型A/D转换器包括顺序寄存器，所述顺序寄存器输出第一信号至第n信号，所述第一信号至第n信号分别指示已经执行了所述第一次比较至所述第n次比较，

所述半导体装置进一步包括控制电路，所述控制电路检测在时段从所述比较时段转变为所述采样时段时是否输出有所述第n信号，并且基于检测结果来控制所述内部时钟信号的周期。

2.根据权利要求1所述的半导体装置，进一步包括延迟电路，所述延迟电路使所述第n信号延迟并且生成第(n+1)信号，

其中，所述控制电路检测在时段从所述比较时段转变为所述采样时段时，是否分别输出有所述第n信号和所述第(n+1)信号，并且基于检测结果来控制所述内部时钟信号的周期。

3.根据权利要求2所述的半导体装置，

其中，所述控制电路：

当所述第n信号和所述第(n+1)信号二者都没有被输出时，减小所述内部时钟信号的周期，

当所述第n信号和所述第(n+1)信号二者都被输出时，增加所述内部时钟信号的周期，并且

当所述第一信号被输出但是第二信号还没有被输出时，维持所述内部时钟信号的周期。

4.根据权利要求1所述的半导体装置，进一步包括被串联耦合的并且用于延迟所述第n信号的多个延迟电路，

其中，所述控制电路检测在时段从所述比较时段转变为所述采样时段时，是否分别输出有所述第n信号和所述延迟电路的输出信号，并且基于检测结果来控制所述内部时钟信号的周期。

5.根据权利要求1所述的半导体装置，

其中，所述控制电路：

当还没有输出所述第n信号时，减小所述内部时钟信号的周期，并且

当输出所述第n信号时，增加所述内部时钟信号的周期。

6.根据权利要求1所述的半导体装置，

其中，所述异步逐次逼近型A/D转换器将所述外部模拟信号转换为n位数字信号。

7.根据权利要求1所述的半导体装置，

其中，所述第n次比较是预备比较，并且

其中，所述异步逐次逼近型A/D转换器将所述外部模拟信号转换为(n-1)位数字信号。

8.根据权利要求1所述的半导体装置，

其中，所述异步逐次逼近型A/D转换器包括内部时钟生成电路，所述内部时钟生成电路包括能够控制延迟时间的延迟电路，根据从所述采样时段到所述比较时段的转变来生成与所述延迟时间相对应的周期的内部时钟信号，并且响应于所述第n信号来停止所述内部时钟信号的生成，并且

其中，所述控制电路控制所述延迟电路的延迟时间，以从而控制所述内部时钟信号的周期。

9.根据权利要求8所述的半导体装置，

其中，所述控制电路生成用于控制所述延迟时间的温度计格式的延迟控制信号，并且

其中，所述延迟时间取决于所述温度计格式的延迟控制信号而变化。

10.根据权利要求8所述的半导体装置，

其中，所述控制电路生成用于所述控制延迟时间的二进制格式的延迟控制信号，并且

其中，所述延迟时间取决于所述二进制格式的延迟控制信号而变化。

11.根据权利要求10所述的半导体装置，

其中，所述延迟时间的变化量对于所述二进制格式的延迟控制信号的每一位都是不同的。