[发明专利]用于校正偏斜的接收器电路、包括其的半导体设备及系统

权利要求书

1.一种接收器电路，包括：

去串行化单元，被配置为接收采样时钟信号、对多个输入数据信号进行采样、以及产生多个内部数据信号；

采样时钟控制单元，被配置为响应于所述多个内部数据信号和第一组时钟信号而产生延迟控制信号和同步完成信号；以及

采样时钟发生单元，被配置为响应于所述延迟控制信号而延迟所述第一组时钟信号并提供延迟的第一组时钟信号作为所述采样时钟信号，以及被配置为响应于所述同步完成信号而提供具有相对于所述第一组时钟信号的相位领先了预定量的相位的第二组时钟信号作为所述采样时钟信号。

2.如权利要求1所述的接收器电路，其中所述采样时钟控制单元包括：

同步检测单元，被配置为通过检测所述多个内部数据信号的电平而产生所述同步完成信号；以及

延迟控制单元，被配置为响应于所述第一组时钟信号而产生所述延迟控制信号直至所述同步完成信号被使能。

3.如权利要求2所述的接收器电路，其中当所述多个输入数据信号中的一个具有高电平时，所述同步检测单元在所述多个内部数据信号具有低电平时将所述同步完成信号使能。

4.如权利要求1所述的接收器电路，其中所述采样时钟发生单元包括延迟选择单元，所述延迟选择单元被配置为响应于所述延迟控制信号而将所述第一组时钟信号延迟单位时间周期的量，以及响应于所述同步完成信号而提供所述第二组时钟信号和延迟的第一组时钟信号中的一个作为所述采样时钟信号。

5.如权利要求4所述的接收器电路，其中所述采样时钟发生单元还包括相位内插单元，所述相位内插单元被配置为基于所述第一组时钟信号而产生所述第二组时钟信号。

6.如权利要求4所述的接收器电路，其中所述延迟选择单元包括：

延迟单元，被配置为响应于所述延迟控制信号而产生被顺序地延迟了单位时间周期的量的延迟的第一组时钟信号；以及

多路复用器，被配置为响应于所述同步完成信号而提供所述延迟单元的输出和所述第二组时钟信号中的一个作为所述采样时钟信号。

7.如权利要求1所述的接收器电路，其中所述预定量的相位对应于所述多个输入数据信号的窗口的一半。

8.一种用于在半导体设备中校正偏斜的方法，包括以下步骤：

在去串行化单元中，接收第一组时钟信号、对多个输入数据信号进行采样、以及产生多个内部数据信号；

响应于所述多个内部数据信号，延迟所述第一组时钟信号以及将所述多个输入数据信号的边沿与所述第一组时钟信号的边沿同步；

响应于所述边沿的同步，提供具有相对于所述第一组时钟信号领先了预定量的相位的第二组时钟信号至所述去串行化单元；以及

在所述去串行化单元中，接收所述第二组时钟信号、对所述多个输入数据信号进行采样、以及产生所述多个内部数据信号。

9.如权利要求8所述的用于在半导体设备中校正偏斜的方法，其中使用时钟信号根据所述多个输入数据信号的输入顺序来对所述数据信号进行采样。

10.如权利要求8所述的用于在半导体设备中校正偏斜的方法，其中所述多个输入数据信号中的一个具有高电平，以及

其中所述多个输入数据信号的边沿与所述第一组时钟信号的边沿的同步延迟所述第一组时钟信号直至同步完成信号被使能，以及当使用延迟的第一组时钟信号来采样的所述多个内部数据信号具有低电平时产生所述同步完成信号。

11.如权利要求10所述的用于在半导体设备中校正偏斜的方法，其中响应于所述同步完成信号而进行所述第二组时钟信号的提供。

12.如权利要求8所述的用于在半导体设备中校正偏斜的方法，其中所述预定量的相位对应于所述多个输入数据信号的窗口的一半。