[发明专利]晶片封装体

说明书

技术领域

本发明有关于一种晶片封装体，特别是有关于以晶圆级封装制程所形成的晶片封装体。

背景技术

传统晶片封装体的制程涉及多道的图案化制程与材料沉积制程，不仅耗费生产成本，亦需较长的制程时间。

因此，业界亟需更为简化与快速的晶片封装技术。

发明内容

本发明提供一种晶片封装体，包括：一半导体基底，具有一第一表面及与第一表面相对的一第二表面；一介电层，位于半导体基底的第一表面上，其中介电层包括一开口，开口露出一导电垫；一侧边凹陷，至少位于半导体基底的一第一侧边，且由第一表面朝第二表面延伸；一上凹陷，至少位于导电垫外侧的介电层的一侧边；一导线，电性连接导电垫，且延伸至上凹陷及侧边凹陷。

本发明不仅能够有效降低晶片封装体的整体尺寸，还可增加晶片封装体的输出信号的布局弹性。

附图说明

图1A绘示出根据本发明一实施例的晶片封装体的平面示意图。

图1B绘示出沿着图1A中的剖线1B-1B’的剖面示意图。

图2至6绘示出侧边凹陷的设置的各种实施例的平面示意图。

图7A及8A绘示出具有密封环的晶片封装体的不同实施例的平面示意图。

图7B及8B分别绘示出沿着图7A及8A中的剖线7B-7B’及8B-8B’的剖面示意图。

图9-12绘示出导线的各种实施例的平面示意图。

图13、14A、15A、16A-1、16A-2及17至22绘示出根据本发明一实施例的晶片封装体的制造方法的剖面示意图。

图14B、15B及16B绘示出不同于图14A、15A、16A-1及16A-2的另一实施例的剖面示意图。

其中，附图中符号的简单说明如下：

100 半导体基底

100a 第一表面

100b 第二表面

101、102、103、104 半导体基底的侧边

110 晶片区

120 预定切割区

130 介电层

150、152 导电垫

160 绝缘层

200、200a、200b、210 侧边凹陷

220、230 凹陷

250 密封环

250a、250b、250c、250d 密封环的边

300、301、302、305、306、307 导线

303a、303b、304a、304b 导线的部分

401A、401B、402、403A、404 罩幕层

403B 图案化罩幕层

410、430 粘着层

420 暂时基底

440 支撑基底

500 晶片封装体

600 电路板

610 接触垫

620 导电结构

Aa、Ab 底部面积

Da、Db 凹陷深度

SC 切割道

X、X’ 距离。

具体实施方式

以下将详细说明本发明实施例的制作与使用方式。然应注意的是，本发明提供许多可供应用的发明概念，其可以多种特定型式实施。文中所举例讨论的特定实施例仅为制造与使用本发明的特定方式，非用以限制本发明的范围。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间具有任何关连性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。