[发明专利]改善多孔低介电常数材料垂直均匀性的方法

说明书

技术领域

本发明涉及半导体制造领域，更具体地说，本发明涉及一种改善多孔低介电常数材料垂直均匀性的方法。

背景技术

随着CMOS集成电路制造工艺的发展以及关键尺寸的缩小，很多新的材料和工艺被运用到器件制造工艺中，用以改善器件性能。多孔低介电常数(lowk)材料可以实现2.7以下的介电常数，能够有效降低集成电路的RC延迟。

目前的多孔低介电常数材料(主要是BD2：BlackDiamond2)的形成分了两个步骤：薄膜沉积和紫外照射。薄膜沉积是在PECVD反应腔里完成的，在这个过程中会通入有机致孔剂(ATRP)。沉积得到的初始薄膜并不是多孔的，里面含有大量的致孔剂。随后在紫外照射反应腔中，致孔剂在紫外线的作用下被驱赶出薄膜，同时薄膜内部发生交联反应，形成多孔。有机致孔剂被赶出的越彻底，越有利于提高多孔低介电常数材料的性能。

当前的多孔低介电常数材料形成工艺存在问题。具体地说，由于在紫外光固化的过程中，致孔剂的驱除和材料的交联反应是同时进行的，顶部的低介电常数材料已经发生交联反应之后，会影响底部低介电常数材料里致孔剂的析出。所以实际上，底部低介电常数材料相比顶部的低介电常数材料是没有被彻底固化的，在性能上也存在一定的差异，而且对于越厚的薄膜，这种差异会越明显。也就是所谓的垂直均匀性不好的问题。

有一种解决办法是分步固化，也就是说沉积-固化-沉积-固化。由于沉积机台和紫外光固化机台是独立分开的，这样的方式虽然也能提升多孔低介电常数材料的垂直均匀性，却会大大降低机台产能。

发明内容

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够最大限度的减少对机台产能的影响并改善多孔低介电常数材料垂直均匀性的方法。

为了实现上述技术目的，根据本发明，提供了一种改善多孔低介电常数材料垂直均匀性的方法，包括：第一步骤，进行第一次低介电常数材料沉积以形成第一低介电常数材料层；第二步骤，对第一低介电常数材料层执行等离子体固化以对第一低介电常数材料层的致孔剂进行驱除，由此形成等离子体固化后的低介电常数材料层；第三步骤，在等离子体固化后的低介电常数材料层上进行第二次低介电常数材料沉积以形成第二低介电常数材料层；第四步骤，对第二低介电常数材料层进行紫外光固化处理以形成多孔低介电常数材料。

优选地，第二步骤采用的等离子体固化为H2等离子体固化。

优选地，H2等离子体固化的工艺参数为：温度200-400℃，压力2-10torr，H2流量为1000-10000sccm，射频功率为100-1000w。

优选地，等离子体固化的时间在10s-100s。

优选地，第二低介电常数材料层的厚度为第一低介电常数材料层的三倍。

优选地，第四步骤中紫外光固化时的紫外光波长范围为200-400nm，固化时间为100-500s。

通过本发明提出的方法，在沉积过程中对先期沉积的底部多孔低介电常数材料进行一次等离子体固化，驱除部分致孔剂，然后继续沉积，最后再进行终极的紫外光固化。通过此方法，底部残余的致孔剂会被减少，多孔低介电常数材料的垂直均匀性得到改善，同时最大限度的减少对机台产能的影响。

附图说明

结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：

图1至图5示意性地示出了根据本发明优选实施例的改善多孔低介电常数材料垂直均匀性的方法的各个步骤。

需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。

具体实施方式

为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。

图1至图5示意性地示出了根据本发明优选实施例的改善多孔低介电常数材料垂直均匀性的方法的各个步骤。

具体地说，如图1至图5所示，根据本发明优选实施例的改善多孔低介电常数材料垂直均匀性的方法包括：

第一步骤，进行第一次低介电常数材料沉积以形成第一低介电常数材料层10；

第二步骤，对第一低介电常数材料层10执行等离子体固化以对第一低介电常数材料层10的致孔剂进行驱除，由此形成等离子体固化后的低介电常数材料层20；实际上，诸如H2等离子体固化之类的等离子体固化处理能够驱除致孔剂甚至可以达到与紫外光固化相当的效果。