[发明专利]芯片封装结构以及芯片封装结构的制作方法

权利要求书

1.一种芯片封装结构，其特征在于，包括：

可挠性基材；

图案化线路层，设置于该可挠性基材上，该图案化线路层包括指纹感测线路以及多个接点；

指纹感测芯片，设置于该可挠性基材上并电性连接该指纹感测线路，该指纹感测芯片包括有源表面、背面以及多个焊垫，该多个焊垫设置于该有源表面；

多个凸块，设置于该指纹感测芯片与该图案化线路层之间，以分别电性连接该多个焊垫与该多个接点；

图案化介电层，包括相对的第一表面以及第二表面，该图案化介电层以该第一表面至少覆盖该指纹感测线路，该第二表面具有指纹感应区；以及

填充胶层，填充于该可挠性基材与该指纹感测芯片之间，并且包覆该多个凸块。

2.如权利要求1所述的芯片封装结构，其特征在于，该可挠性基材的厚度大于该图案化介电层的厚度。

3.如权利要求1所述的芯片封装结构，其特征在于，该图案化介电层的厚度实质上不大于10微米。

4.如权利要求1所述的芯片封装结构，其特征在于，该图案化介电层的厚度实质上介于4至8微米。

5.如权利要求1所述的芯片封装结构，其特征在于，更包括种子层，设置于该可挠性基材与该图案化线路层之间。

6.如权利要求1所述的芯片封装结构，其特征在于，该图案化介电层以及该可挠性基材的材料包括聚酰亚胺。

7.如权利要求1所述的芯片封装结构，其特征在于，该填充胶层包括底部填充胶、非导电性胶、非导电性薄膜、各向异性导电胶或各向异性导电薄膜。

8.一种芯片封装结构的制作方法，其特征在于，包括：

提供可挠性基材；

形成导电层于该可挠性基材上；

对该导电层进行图案化工艺，以形成图案化线路层于该可挠性基材上，该图案化线路层包括指纹感测线路；

形成介电层于该可挠性基材上，该介电层覆盖该图案化线路层；

对该介电层进行图案化工艺，以形成图案化介电层，该图案化介电层包括相对的第一表面以及第二表面，该图案化介电层以该第一表面至少覆盖该指纹感测线路，该第二表面具有指纹感应区；

设置指纹感测芯片于该可挠性基材上，并通过多个凸块将该指纹感测芯片电性连接至该指纹感测线路；以及

填充填充胶层于该可挠性基材与该指纹感测芯片之间，该填充胶层包覆该多个凸块。

9.如权利要求8所述的芯片封装结构的制作方法，其特征在于，形成该导电层于该可挠性基材上的步骤更包括：

形成种子层于该可挠性基材上；以及

以该种子层做为电极进行电镀工艺，以形成该导电层于该可挠性基材上。

10.如权利要求9所述的芯片封装结构的制作方法，其特征在于，对该导电层进行该图案化工艺的步骤更包括：

对该导电层以及该种子层进行该图案化工艺。

11.如权利要求8所述的芯片封装结构的制作方法，其特征在于，对该介电层进行图案化工艺的步骤包括光刻蚀刻工艺。

12.如权利要求8所述的芯片封装结构的制作方法，其特征在于，设置该指纹感测芯片于该可挠性基材上的方法包括热压合。

13.如权利要求12所述的芯片封装结构的制作方法，其特征在于，该填充胶层包括底部填充胶、非导电性胶或非导电性薄膜。

14.如权利要求8所述的芯片封装结构的制作方法，其特征在于，设置该指纹感测芯片于该可挠性基材上的方法包括通过压合将该指纹感测芯片设置于该可挠性基材上，并在压合的过程中施加超声波震荡。

15.如权利要求14所述的芯片封装结构的制作方法，其特征在于，该填充胶层包括非导电性胶、非导电性薄膜、各向异性导电胶或各向异性导电薄膜。

16.如权利要求8所述的芯片封装结构的制作方法，其特征在于，该填充胶层包括各向异性导电胶或各向异性导电薄膜。