[发明专利]一种沟道刻蚀工艺的监测方法

说明书

技术领域

本发明涉及半导体制造领域，特别涉及一种沟道刻蚀工艺的监测方法。

背景技术

随着集成电路的高度集成，半导体器件尺寸不断减小，短沟道效应愈发显著，对传统器件结构提出了挑战，越来越多的新技术被应用到半导体器件中。

目前，为了解决短沟道效应的问题，提出了鳍式场效应晶体管(Fin-FET)的立体器件结构，Fin-FET是具有鳍型沟道结构的晶体管，是目前半导体技术的发展方向之一。可以预见半导体技术节点将会发展到7nm，而在Fin-FET器件的基础桑，将传统的Si沟道替换为高迁移率的材料已成为下一代集成电路技术的重要选择。在沟道替换工程中，通常地，将PMOS的Si沟道替换为Ge沟道；将NMOS的Si沟道替换为III-V族的化合物沟道，如GaAs，InAs，InSb等。

在Fin-FET的沟道替换工程中，通常包括以下步骤：首先，在衬底100上形成鳍(Fin)110的沟道，并在鳍110之间填满介质材料120，参考图1所示；而后，进行刻蚀，去除鳍110，从而形成开口130，参考图2所示；接着，在开口130中外延出单晶的替换沟道140，如Ge等，参考图3所示；而后，进行平坦化，参考图4所示；最后，刻蚀掉部分厚度的介质材料120，从而，在替换沟道间形成隔离结构150，如图5所示。

在替换沟道工艺中，刻蚀去除Fin之后，开口的深度以及开口中是否具有Si残留等，对于后续外延形成替换沟道的厚度和质量有着直接的影响，而刻蚀形成的开口的形状通常为非规则的柱状，无法通过常规直观的光学手段进行监控，最有效和直观的方式就是通过扫描电子显微镜查看硅沟道在刻蚀后的横截面，来确认是否具有Si残留以及硅沟道深度。但这种方法对晶圆具有破坏性，并且反馈结果慢，无法直接用于量产时对制程的有效监控。

为此，需要提出直观的且适用于量产的快速监测方法，以判断沟道刻蚀工艺是否达到工艺要求。

发明内容

本发明的目的旨在至少解决上述技术缺陷之一，提供一种沟道刻蚀工艺的监测方法，适用于量产监测，快速有效。

为此，本发明提供了如下技术方案：

一种沟道刻蚀工艺的监测方法，包括：

提供去除鳍形成开口后的衬底的质量目标值以及其容差范围；

提供衬底，在衬底上形成鳍及鳍之间的介质材料；

去除鳍，以形成开口；

获得去除鳍后的衬底的质量；

判断该质量是否在质量目标值的容差范围内。

可选的，提供质量目标值的步骤具体为：测量特定产品的衬底在去除鳍形成开口后的质量，通过扫描电子显微镜分析该开口深度和/或开口内是否有残留物，确定该衬底的质量为质量目标值。

可选的，提供质量容差值的步骤具体为：测量该特定产品的其他多批次衬底在去除鳍形成开口后的质量，得到去除鳍形成开口后的质量变化数据，以确定容差范围。

此外，本发明还提供了一种沟道刻蚀工艺的监测方法，包括：

提供去除鳍形成开口前、后的质量差目标值以及其容差范围；

提供衬底，在衬底上形成鳍及鳍之间的介质材料，获得该衬底的第一质量；

去除鳍，以形成开口，获得该衬底的第二质量；

判断第二质量与第一质量的质量差是否在质量差目标值的容差范围内。

可选的，提供质量差目标值的步骤具体为：测量特定产品的衬底在去除鳍形成开口前、后的质量，通过扫描电子显微镜分析该开口深度和/或开口内是否有残留物，确定该衬底在去除鳍形成开口前、后质量差为质量差目标值。

可选的，提供质量差容差值的步骤具体为：测量该特定产品的其他多批次衬底在去除鳍形成开口前、后的质量，得到去除鳍形成开口前、后的质量差变化数据，以确定容差范围。

本发明实施例提供的沟道刻蚀工艺的监测方法，通过测量去除鳍形成开口之后的衬底的质量，来间接监测沟道刻蚀工艺是否达到要求，该方法直观、快速并对晶圆没有损伤，适用于量产时对源漏外延制程的有效监测，以便有效控制后续外延形成替代沟道的质量。

附图说明

本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：

图1-5为源漏应力工程工艺过程中的器件截面示意图；

图6为根据本发明实施例一的沟道刻蚀工艺的监测方法的流程示意图；

图7为根据本发明实施例二的沟道刻蚀工艺的监测方法的流程示意图。

具体实施方式