[发明专利]存储器资源的改善使用

权利要求书

1.一种管理处理器内的存储器资源的方法，包括：

动态地使用高速缓存的锁定部分以用于存储与DSP指令相关联的数据(302)；以及

设置与在高速缓存的被分配给DSP指令并由DSP指令使用的部分中的任何高速缓存行相关联的状态，所述状态配置成防止存储在所述高速缓存行中的数据被写入存储器(304)。

2.如权利要求1所述的方法，其中，动态地使用高速缓存的一部分以用于存储与DSP指令相关联的数据包括：

分配高速缓存的固定尺寸部分以用于存储与DSP指令相关联的数据(504)。

3.如权利要求1所述的方法，其中，动态地使用高速缓存的一部分以用于存储与DSP指令相关联的数据包括：

分配高速缓存的可变尺寸部分以用于存储与DSP指令相关联的数据(505)；以及

增加高速缓存的所述可变尺寸部分的尺寸以适应存储与DSP指令相关联的进一步的数据(510)。

4.如权利要求2所述的方法，还包括：

当没有DSP指令正在运行时，解除分配高速缓存的所述部分(514)。

5.如权利要求1所述的方法，还包括：

设置寄存器以实现动态使用所述高速缓存的一部分以用于存储与DSP指令相关联的数据(306)。

6.如权利要求1所述的方法，还包括当作为上下文转换的一部分转换出数据(308)时：

在执行所述上下文转换(312)之前，对用于存储与DSP指令相关联的数据的任何高速缓存行进行解锁(310)。

7.如权利要求1所述的方法，还包括当作为上下文转换的一部分转换入数据(314)时：

执行所述上下文转换(316)；以及

锁定由所述上下文转换恢复的任何高速缓存数据行，其用于存储与DSP指令相关联的数据(318)。

8.如权利要求1所述的方法，其中，所述处理器是多线程处理器，且其中动态地使用高速缓存的一部分用于存储与DSP指令相关联的数据包括：

动态地使用与第一线程相关联的高速缓存的一部分用于存储与由第二线程执行的DSP指令相关联的数据(902)。

9.一种处理器(600、700)，包括：

高速缓存(607)，其中，当DSP指令由所述处理器执行时，所述高速缓存的一部分(606)被动态地分配用于存储与DSP指令相关联的数据，并且在所述高速缓存的所述部分内的行被锁定；

加载-存储管线(611)；以及

两个或更多个通道(608)，其连接所述加载-存储管线和所述高速缓存；以及

硬件逻辑，其布置成设置与在所述高速缓存的被分配给DSP指令并由DSP指令使用的所述部分中的任何高速缓存行相关联的状态，所述状态配置成防止存储在所述高速缓存行中的数据被写入存储器。

10.如权利要求9所述的处理器，其中，所述高速缓存的所述部分(606)被划分(610)以为每个所述通道(608)提供在所述部分内的单独的一组位置。

11.如权利要求10所述的处理器，其中，每个所述通道的所述单独的一组位置包括独立的存储元件。

12.如权利要求9所述的处理器，其中，所述处理器不包含专用于存储与DSP指令相关联的数据的间接访问寄存器。

13.如权利要求9所述的处理器，还包括硬件逻辑(609)，该硬件逻辑布置成分配高速缓存的固定尺寸部分用于存储与DSP指令相关联的数据的。

14.如权利要求9所述的处理器，还包括硬件逻辑(609)，该硬件逻辑布置成分配高速缓存的可变尺寸部分用于存储与DSP指令相关联的数据，并增加高速缓存的所述可变尺寸部分的尺寸以适应存储与DSP指令相关联的进一步的数据。

15.如权利要求9所述的处理器，还包括寄存器，所述寄存器在被设置时实现动态使用所述高速缓存的一部分用于存储与DSP指令相关联的数据。

16.如权利要求9所述的处理器，还包括布置成存储指令的存储器，当所述指令在上下文转换时被执行时，在执行所述上下文转换之前对用于存储与DSP指令相关联的数据的任何高速缓存行进行解锁。