[发明专利]半导体结构的双重图案工艺方法有效
| 申请号： | 201410411455.2 | 申请日： | 2014-08-20 |
| 公开（公告）号： | CN104425218B | 公开（公告）日： | 2017-03-15 |
| 发明（设计）人： | 维奈·奈尔;拉尔斯·黑尼克 | 申请（专利权）人： | 南亚科技股份有限公司 |
| 主分类号： | H01L21/027 | 分类号： | H01L21/027;H01L21/033 |
| 代理公司： | 深圳新创友知识产权代理有限公司44223 | 代理人： | 江耀纯 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体 结构 双重 图案 工艺 方法 | ||
1.一种半导体结构的双重图案工艺方法，其特征在于，包括：
由下而上在一基底上依序沉积一第一层、一第二层、以及一第三层，其中所述第二层与所述第三层具有不同的刻蚀速率；
在所述第三层上沉积一第一光刻胶层；
将所述第一光刻胶层图形化成一图形化第一光刻胶；
沉积一第一氧化层；
将所沉积的所述第一氧化层刻蚀成位于所述图形化第一光刻胶两侧的第一间隙壁；
将所述图形化第一光刻胶完全移除，得到由所述第一间隙壁所构成的第一掩膜图案；
以所述第一掩膜图案作为刻蚀掩膜对所述第三层进行刻蚀工艺，其中所述第二层作为刻蚀停止层；
在所述第三层上沉积一第二光刻胶层；
将所述第二光刻胶层图形化成一图形化第二光刻胶，其中所述图形化第二光刻胶与所述图形化第一光刻胶交错；
沉积一第二氧化层；
将所沉积的所述第二氧化层刻蚀成位于所述图形化第二光刻胶两侧的第二间隙壁；
将所述图形化第二光刻胶完全移除，得到由所述第二间隙壁所构成的第二掩膜图案；
以所述第二掩膜图案作为刻蚀掩膜对所述第三层进行刻蚀工艺，因而在所述第二层与所述第一层中形成一接触洞图案；以及
移除剩余的所述第二间隙壁以及所述第三层，以获得具有所述接触洞图案的一接触印刷掩膜。
2.根据权利要求1所述的半导体结构的双重图案工艺方法，其特征在于，所述第一层的材料包含碳。
3.根据权利要求1所述的半导体结构的双重图案工艺方法，其特征在于，所述第二层为一抗反射介电涂布层。
4.根据权利要求1所述的半导体结构的双重图案工艺方法，其特征在于，所述第二层的厚度介于至之间。
5.根据权利要求1所述的半导体结构的双重图案工艺方法，其特征在于，所述第三层的材料包含抗反射材料。
6.根据权利要求1所述的半导体结构的双重图案工艺方法，其特征在于，所述第三层的厚度为。
7.根据权利要求1所述的半导体结构的双重图案工艺方法，其特征在于，所述第一氧化层通过原子层沉积工艺形成。
8.根据权利要求1所述的半导体结构的双重图案工艺方法，其特征在于，所述第二氧化层通过原子层沉积工艺形成。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于南亚科技股份有限公司，未经南亚科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201410411455.2/1.html，转载请声明来源钻瓜专利网。
- 上一篇：半导体装置的制造方法
- 下一篇：SiC半导体装置的制造方法
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
