[发明专利]封装衬底、封装体及其制造方法、电子系统以及存储卡

说明书

相关申请的交叉引用

本申请要求2014年2月25日向韩国知识产权局提交的申请号为10-2014-0021993的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本公开的实施例涉及半导体封装体，并且更具体地涉及封装衬底、包括封装衬底的封装体、制造封装体的方法、包括封装体的电子系统以及包括封装体的存储卡。

背景技术

在半导体工业，封装工艺可以与最后工艺相对应，所述最后工艺用于将半导体芯片与封装衬底电连接，以及用于使用模塑材料来封装半导体芯片以保护半导体芯片不受外部环境影响。近来，由于随着数字网络通信系统的快速发展，高性能和更小的电子系统的需求不断增长，所以半导体封装技术变得更加重要。近来，已经开发了诸如表面安装型封装体、芯片级封装体(CSP)、多芯片封装体(MCP)以及系统封装体(SiP)的各种类型的封装体以提供高密度和/或多功能。

在半导体封装中，可以执行模塑工艺以使用模塑材料来封装半导体芯片。模塑材料保护半导体芯片免于受到物理、电气或化学的冲击。另外，模塑材料可以具有良好热导率以便于半导体芯片产生的热的消散。

发明内容

各种实施例涉及封装衬底、包括封装衬底的封装体、制造封装体的方法、包括封装体的电子系统以及包括封装体的存储卡。

根据一些实施例，一种封装衬底包括衬底本体和设置在衬底本体上的多个图案。衬底本体具有包括芯片附接区的第一区、和与第一区相邻的第二区。多个图案设置在第二区的衬底本体上。多个图案中的每个沿着第一方向延伸并且具有条状，以及多个图案沿着与第一方向大体垂直的第二方向彼此间隔开。

根据另外的实施例，一种封装衬底包括衬底本体和设置在衬底本体上的图案。衬底本体具有包括芯片附接区的第一区、和与第一区相邻的第二区。图案被设置在第二区中的衬底本体上。图案包括与芯片附接区的侧面平行的第一图案部分并且具有条状、和从第一图案的端部向第一区延伸的第二图案部分。

根据另外的实施例，一种封装衬底包括衬底本体和设置在衬底本体上的多个图案。衬底本体具有沿着第一方向排列的多个第一区和在多个第一区之间的多个第二区。多个第一区中的每个包括至少一个芯片附接区。多个图案被设置在第二区中的衬底本体上。图案中的每个是与第一方向平行的条状图案。

根据另外的实施例，一种封装衬底包括衬底本体和多个图案。衬底本体具有沿着第一方向排列的多个第一区、和插入在多个第一区内的多个第二区。多个第一区中的每个包括至少一个芯片附接区。多个图案被设置在第二区中的衬底本体上。图案中的每个具有“V”形状的配置，随着其变得更靠近位于其两侧的芯片附接区而向与第一方向垂直的第二方向倾斜。

根据另外的实施例，一种封装衬底包括衬底本体和多个图案。衬底本体具有沿着第一方向排列的多个第一区、和插入在多个第一区内的多个第二区。多个第一区中的每个包括至少一个芯片附接区。多个图案被设置在第二区中的衬底本体上。图案中的每个包括被设置在第二区的每个中的左部上的左图案、和设置在第二区的每个中的右部上的右图案。左图案和右图案中的每个包括：第一图案部分，与垂直于第一方向的第二方向平行，并且具有条状；以及第二图案部分，从第一图案部的端部向相邻于第一图案部分的最靠近的第一区处延伸。

附图说明

结合附图和所附详细描述，本公开的实施例将变得更加显然，其中：

图1是说明根据一个实施例的封装衬底的平面图；

图2是沿着图1的线I-I’截取的截面图；

图3是沿着图1的线II-II’截取的截面图；

图4是说明根据另一个实施例的封装衬底的平面图；

图5是说明根据另一个实施例的封装衬底的平面图；

图6是说明根据另一个实施例的封装衬底的平面图；

图7是说明根据另一个实施例的封装衬底的平面图；

图8是说明根据另一个实施例的封装衬底的平面图；

图9是说明根据另一个实施例的封装衬底的平面图；

图10是说明根据另一个实施例的封装衬底的平面图；

图11、12和13是说明根据一个实施例的使用封装衬底制造封装体的工艺的示意图；

图14、15和16是说明根据另一个实施例的使用封装衬底制造封装体的工艺的示意图；

图17、18和19是说明根据另一个实施例的使用封装衬底制造封装体的工艺的示意图；

图20是说明根据一个实施例的包括多个封装体的封装模块的立体图；