[发明专利]非易失性半导体存储装置及数据写入方法

权利要求书

1.一种非易失性半导体存储装置，其特征在于，

具备：

多个存储单元组合，分别具有串联连接的多个存储单元；

多个位线，分别与对应的上述存储单元组合连接；

多个字线，分别共用地与上述多个存储单元组合的对应的上述存储单元的控制栅极连接；以及

控制器，进行向上述多个存储单元的数据的写入动作的控制；

上述控制器能够执行如下步骤：

第1步骤，对连接在第4n－3个上述位线上的进行写入的上述存储单元、和连接在第4n－2个上述位线上的进行上述写入的存储单元，写入上述数据；

第2步骤，对连接在第4n－1个上述位线上的进行上述写入的存储单元、和连接在第4n个上述位线上的进行上述写入的存储单元，写入上述数据，其中n是自然数，以及

第3步骤，对于连接在共用的上述字线上的进行写入的多个上述存储单元同时写入上述数据，

在写入电压为规定的阈值以下的情况下，执行上述第3步骤，在上述写入电压超过上述规定的阈值的情况下，当向与邻接的4根上述位线连接的写入对象的存储单元写入数据时，为了按照邻接的每2根上述位线进行2次的写入而执行上述第1步骤和上述第2步骤，上述第1步骤中，对第4n－3个上述位线施加0V，对第4n－2个上述位线施加电源电压，

上述规定的阈值是基于该非易失性半导体存储装置中的上述多个存储单元彼此之间的尺寸、或在上述非易失性半导体存储装置中会产生误写入的上述写入电压而预先决定的。

2.如权利要求1所述的非易失性半导体存储装置，其特征在于，

上述控制器对连接着进行上述写入的存储单元的上述字线施加写入电压。

3.如权利要求2所述的非易失性半导体存储装置，其特征在于，

上述控制器使上述写入电压阶段性地变高。

4.如权利要求2所述的非易失性半导体存储装置，其特征在于，

上述控制器执行基于第1写入电压的下位页数据的写入步骤、和基于比上述第1写入电压高的第2写入电压的上位页数据的写入步骤。

5.如权利要求4所述的非易失性半导体存储装置，其特征在于，

上述控制器，

在上述第2写入电压为规定的阈值以下的情况下执行上述第3步骤；

在上述第2写入电压超过规定的阈值的情况下，执行上述第1步骤和上述第2步骤。

6.如权利要求1所述的非易失性半导体存储装置，其特征在于，

上述控制器在上述第2步骤中，对上述第4n－1个上述位线施加0V，对上述第4n个上述位线施加电源电压。

7.一种数据写入方法，是非易失性半导体存储装置的数据写入方法，所述非易失性半导体存储装置具备：

多个存储单元组合，分别具有串联连接的多个存储单元；

多个位线，分别与对应的上述存储单元组合连接；

多个字线，分别共用地与上述多个存储单元组合的对应的上述存储单元的控制栅极连接；以及

控制器，进行向上述多个存储单元的数据的写入动作的控制，

在上述数据写入方法中，能够由上述控制器执行如下步骤：

第1步骤，对连接在第4n－3个上述位线上的进行写入的上述存储单元、和连接在第4n－2个上述位线上的进行上述写入的存储单元，写入上述数据；

第2步骤，对连接在第4n－1个上述位线上的进行上述写入的存储单元、和连接在第4n个上述位线上的进行上述写入的存储单元，写入上述数据，其中n是自然数，以及

第3步骤，对于连接在共用的上述字线上的进行写入的多个存储单元同时写入上述数据，

在写入电压为规定的阈值以下的情况下，执行上述第3步骤，

在上述写入电压超过上述规定的阈值的情况下，当向与邻接的4根上述位线连接的写入对象的存储单元写入数据时，为了按照邻接的每2根上述位线进行2次的写入而执行上述第1步骤和上述第2步骤，上述第1步骤中，对第4n－3个上述位线施加0V，对第4n－2个上述位线施加电源电压，

上述规定的阈值是基于该非易失性半导体存储装置中的上述多个存储单元彼此之间的尺寸、或在上述非易失性半导体存储装置中会产生误写入的上述写入电压而预先决定的。

8.如权利要求7所述的数据写入方法，其特征在于，

由上述控制器对连接着进行上述写入的存储单元的上述字线施加写入电压。