[发明专利]基于VHF频段的单片集成频率合成器

权利要求书

1.一种基于VHF频段的单片集成频率合成器，包含有：输入接口及电源滤波电路（1），FPGA时序控制电路（2），PLL锁相环电路（3），晶振及放大滤波电路（4），缓冲放大电路及输出接口（5），共5个部分相结合构成一个整体，其特征是：

a. 所述PLL锁相环电路（3），又包括锁相集成芯片电路（31）和环路滤波器电路（32）；且锁相集成芯片电路（31）中锁相集成芯片U3的第15脚与匹配电阻R11一端和匹配电容C7输出端相交于A点；锁相集成芯片U3的第4脚与环路滤波器电路（32）中的电容C8、电阻R4和R5的一端相交于B点；锁相集成芯片U3的第23脚与环路滤波器电路（32）中的电阻R6和电容C11的输入端相交于D点，锁相集成芯片U3的第29脚与匹配电容C12的输入端相连，锁相集成芯片U3第30至33脚依次分别于FPGA时序控制电路（2）中U1的第30脚、第29脚、第28脚和第32脚相连接，匹配电容C12的输出端与缓冲放大电路及输出接口（5）中电阻R7和R8的输入端相交于Q点；用于鉴相器接收FPGA时序控制电路送过来的PLL控制码，进行鉴频/鉴相，达到快速锁定、频率切换、锁定检测和功率输出，合成所需的频率；

b. 所述FPGA时序控制电路（2），又包括FPGA芯片电路（21）和EEPROM芯片电路（22）；且包括FPGA芯片电路（21）中U1的第34脚、第35脚依次分别与EEPROM芯片电路（22）中U2的第5脚、第6脚相连接，U1的第34脚、35脚依次分别与U2的第5脚、第6脚相连接，U1的第6脚、第7脚、第8脚、第99脚依次分别与输入接口及电源滤波电路（1）中输入接口J1的第12脚、第5脚、第3脚和第8脚相连，U1的第11脚与电容C15的输入端相连，电容C15的输出端与晶振及放大滤波电路（4）中的电感L3输出端和电容C6输出端相交于H点；用于处理外部借口的频率字信息，生成锁相集成芯片的控制码，控制锁相集成芯片的各种工作状态，向外部借口提供锁定检测状态。

2.如权利要求1所述的基于VHF频段的单片集成频率合成器，其特征是：

所述晶振及放大滤波电路（4），又包含温补晶振输出放大电路（41），五阶椭圆低通滤波器（42）；且温补晶振输出放大电路（41）中温补晶振U4的第2脚通过滤波电感L4连接到+VCC供电，温补晶振U4的第1脚和第3脚接地，温补晶振U4第4脚与匹配电容C1输入端相连；匹配电容C1输出端同时与偏置电阻R1和R2一端、三极管V1的第1脚相交于E点，反馈电阻R3和电容C2同时连接于V1的第2脚，滤波电感L1和匹配电容C3同时连接于V1的第3脚；匹配电容C3的输出端与五阶椭圆低通滤波器（42）中的电容C4和电感L2相交于F点；用于得到稳定功率的时钟信号，给FPGA芯片提供主时钟，同时用于给锁相集成芯片提供鉴相参考时钟。

3.如权利要求1所述的基于VHF频段的单片集成频率合成器，其特征是：

所述输入接口及电源滤波电路（1），又包括有输入接口（11），电源滤波电路（12）；且输入接口J1的第6脚、第15脚和第13脚依次分别于电源滤波电路（12）中的第1脚、第2脚、第3脚相连；用于频率字信号的输入输出，电源滤波处理和给各个单元提供+1.5V、+3.3V和+5V电源电压。

4.如权利要求1所述的基于VHF频段的单片集成频率合成器，其特征是：

所述缓冲放大电路及输出接口（5），又包含缓冲放大电路（51）和输出接口（52）；且缓冲放大电路（51）中U5的第1脚与匹配电容C13输出端相连，U5的第3脚与匹配电容C14的输入端相连，U5的第4脚与偏置电阻R10的输出端相连，偏置电阻R10又通过滤波电感L4连接到+VCC，匹配电容C13的输入端与电阻R8、R9相交于J点，匹配电容C14的输出端与输出接口（52）中的J2相连；用于本振信号经过缓冲放大，输出匹配送至射频输出接口输出。