[发明专利]基于VHF频段的单片集成频率合成器

说明书

技术领域

本发明涉及一种频率合成器，特别是一种基于VHF频段的单片集成频率合成器。

背景技术

随着无线通信技术近年来的飞速发展，无线通信设备正朝着性能更加优越，功能更加多样化，体积更加小型化，成本低廉化的方向不断进步，同时对其可靠性的要求也越来越高，而设备中的频率合成器优劣，直接影响着整个通信设备的关键性能指标、可靠性以及电磁兼容能力，所以频率合成器在无线通信设备中的地位是不容忽视的。

以往的基于VHF频段的频率合成器电路复杂繁多、体积庞大、成本高、杂散相噪大、调试难度高、可靠性低，很易造成通信电台故障；如何实现小型化、低成本、高性能要求，实现可靠有效通信，成为业内人士亟待解决的一个重要课题。

发明内容

本发明的目的就是为了克服上述已有技术的不足，提供一种设计合理，结构简单的基于VHF频段的单片集成频率合成器。

为了达到上述目的，本发明采用的技术方案是：

一种基于VHF频段的单片集成频率合成器，包含有：输入接口及电源滤波电路1， FPGA时序控制电路2，PLL锁相环电路3，晶振及放大滤波电路4，缓冲放大电路及输出接口5，共5个部分相结合构成一个整体，其中：

所述PLL锁相环电路3，又包括锁相集成芯片电路31和环路滤波器电路32；用于鉴相器接收FPGA时序控制电路送过来的PLL控制码，进行鉴频/鉴相，达到快速锁定、频率切换、锁定检测和功率输出，合成所需的频率；

所述FPGA时序控制电路2，又包括FPGA芯片电路21和EEPROM芯片电路22；用于处理外部借口的频率字信息，生成锁相集成芯片的控制码，控制锁相集成芯片的各种工作状态，向外部借口提供锁定检测状态；

所述晶振及放大滤波电路4，又包含温补晶振输出放大电路41和五阶椭圆低通滤波器42；用于得到稳定功率的时钟信号，给FPGA芯片提供主时钟，同时用于给锁相集成芯片提供鉴相参考时钟；

所述输入接口及电源滤波电路1，又包括输入接口11和电源滤波电路12；用于频率字信号的输入输出，电源滤波处理和给各个单元提供+1.5V、+3.3V和+5V电源电压；

所述缓冲放大电路及输出接口5，又包含缓冲放大电路51和输出接口52。用于本振信号经过缓冲放大，输出匹配送至射频输出接口输出。

本发明基本设计思想包括四个方面：芯片控制设计、PLL锁相环电路设计、温补晶振及放大滤波电路设计、缓冲放大电路设计。

1、芯片控制设计：由于采用一款宽带锁相环芯片HMC832LP6G，其内部集成了鉴相器和VCO。对于该数据写入控制要求CMOS电平，采用的是SPI总线的形式，外部控制信号通过SCK、SDI和SEN管脚以SPI总线的形式写进芯片内部的寄存器。采用FPGA芯片A3P125可根据控制时序控制该芯片工作。由于频率需要快速切换，将HMC832LP6G所需的频率控制码预先保存在EEPROM中，由FPGA读取后送出给芯片控制。EEPROM芯片采用AT24C-256B；

2、PLL锁相环电路设计：通过改变芯片内部寄存器数据，实现频率快速切换，达到跳频目的。当频率出现失锁时，由芯片返回低电平信号，无需搭载外围电路检测。设定滤波器为无源四阶低通滤波器，电路两端分别接在芯片的CP管脚和VTUNE管脚。设计该芯片工作于小数分频模式，且在该模式下采用VCO自动校准频率模式，使得在跳频等特定条件下频率可以迅速切换获得；

3、晶振及放大滤波电路设计：温补晶振采用输出信号进过单二极管负反馈反向放大信号，并经过五阶椭圆低通滤波器滤除去谐波及杂波，得到稳定的基准信号进入FPGA芯片A3P060作为主时钟信号，进入锁相集成芯片HMC830LP6GE作为参考时钟；

4、缓冲放大电路设计：由于芯片输出典型输出功率为7dBm，并且可以以3dB为步进调节。输出通过接电阻衰减网络匹配后，选用SGA2486将本振放大，最后通过匹配输出。

本发明的工作过程是：温补晶振放大和滤波输出给FPGA芯片和集成芯片HMC830LP6G作主时钟和参考时钟用，外部的频率信号通过输入接口送入FPGA进行分析，FPGA根据频率字信息读取EEPROM中对应的频率控制码，送出4个时序控制信号控制HMC830LP6GE进行锁相、频率切换、功率输出等工作方式，得到本振信号经过缓冲放大，输出匹配送至射频输出接口输出。