[发明专利]存储电路及其更新方法

权利要求书

1.一种存储电路，其特征在于，该存储电路包括：

一存储阵列，具有多个存储区块；

多个字线，对应于所述存储区块而设置；以及

一存储控制器，输出一存取指令和一存取地址以定址所述字线而存取该存储阵列，或是输出一更新指令和一更新地址以定址所述字线而更新该存储阵列；该存储控制器每隔一既定时间对每一所述字线对应的每一所述存储区块进行更新操作；该存储控制器计数并判断该存取指令的输出次数是否达一既定值，并依据该判断结果选择是否以该存取地址的相邻地址作为下一更新操作的该更新地址；

其中该存储控制器还包括：

一计数单元，计数该存取指令的输出次数，当该存取指令的输出次数到达该既定值时，该计数单元输出一插入更新旗标，并重置该存取指令的输出次数；

一指令解码器，耦接至该计数单元，接收一指令输入，判断该指令输入为该存取指令或该更新指令，并输出该存取指令或该更新指令；若该指令输入为该存取指令，则该指令解码器通知该计数单元累加该存取指令的输出次数；

一更新地址控制单元，耦接至该计数单元，接收该存取地址、该插入更新旗标以及该更新指令，输出该更新地址；

一地址解码及选择器，耦接至该更新地址控制单元，接收该存取地址、该更新指令以及该更新地址，依据该存取地址或该更新地址定址该存储阵列的所述字线；

其中当该地址解码及选择器未接收到该更新指令时，该地址解码及选择器解码该存取地址以定址该存储阵列的所述字线；以及

其中当该地址解码及选择器接收到该更新指令时，该地址解码及选择器暂停解码该存取地址，并依据该更新地址定址该存储阵列的所述字线。

2.如权利要求1所述的存储电路，其特征在于，该存储控制器还包括一乱数产生器，耦接至该计数单元，产生一随机数值以更新该既定值。

3.如权利要求1所述的存储电路，其特征在于，该更新地址控制单元选择内部产生的一自动更新地址作为该更新地址；以及

其中当该更新地址控制单元接收到该插入更新旗标时，该更新地址控制单元暂停将该自动更新地址作为该更新地址，并选择该存取地址的相邻地址作为下一更新操作的该更新地址。

4.如权利要求3所述的存储电路，其特征在于，该更新地址控制单元还包括：

一自动更新地址产生器，依据接收的该更新指令产生该自动更新地址，其中当该自动更新地址产生器接收到该插入更新旗标时，停止产生该自动更新地址；以及

一更新地址选择器，接收该存取地址、该更新指令、该插入更新旗标以及该自动更新地址，并选择该自动更新地址作为该更新地址，其中当该更新地址选择器接收到该插入更新旗标时，该更新地址选择器选择该存取地址的相邻地址作为下一更新操作的该更新地址。