[发明专利]存储电路及其更新方法

说明书

本发明提供了一种存储电路及其更新方法。该存储电路包括一存储阵列、多个字线以及一存储控制器。该存储阵列具有多个存储区块。该多个字线对应于所述存储区块而设置。该存储控制器输出一存取指令和一存取地址以定址所述字线而存取该存储阵列，或是输出一更新指令和一更新地址以定址所述字线而更新该存储阵列。该存储控制器每隔一既定时间对每一所述字线对应的每一所述存储区块进行更新操作。该存储控制器计数并判断该存取指令的输出次数是否达一既定值，并依据该判断结果选择是否以该存取地址的相邻地址作为下一更新操作的更新地址。本发明避免连续存取同一字线，导致与该字线相邻的字线被干扰而造成该相邻字线中数据遗失的缺陷。

技术领域

本发明有关于存储(Memory)电路，特别是有关于存储电路的更新(refresh)方法以及应用此更新方法的存储电路。

背景技术

在存储产品中，同一条字线在经过连续存取(例如，连续存取五千次)之后，与该条字线(word line)相邻的字线会因此被干扰而造成该相邻字线中的数据遗失(cell leak)。这种干扰现象称为行干扰(row hammer)现象。举例来说，现行的自动更新要求是同一条字线间隔每32毫秒会被更新一次。以存储产品工作时脉周期＝80毫微秒为例。倘若在这段时间内(32毫秒内)有某一条字线不停地被存取以进行读取动作(write/read)，那么该字线在32毫秒内一共会被存取4×10⁵次(32毫秒/80毫微秒)。此时，与该条字线相邻的受害字线会跟着被干扰了4×10⁵次。以一般工艺而言，当一条字线被干扰的次数大于1×10⁵次(或2×10⁵次)以上就会造成该字线中的数据遗失。更何况受害字线还要能撑过4×10⁵次的干扰而保证数据不会遗失，这是一般工艺无法办到的。有鉴于此，本发明提出一种存储电路以解决上述问题。

发明内容

本发明提供一种存储电路及其更新方法，解决现有技术中与连续存取字线相邻的字线被干扰而造成该相邻字线中数据遗失的问题。

本发明的一实施例提供一种存储电路。该存储电路包括一存储阵列、多个字线以及一存储控制器。该存储阵列具有多个存储区块。该多个字线对应于所述存储区块而设置。该存储控制器输出一存取指令和一存取地址以定址所述字线而存取该存储阵列，或是输出一更新指令和一更新地址以定址所述字线而更新该存储阵列。该存储控制器每隔一既定时间对每一所述字线对应的每一所述存储区块进行更新操作。该存储控制器计数并判断该存取指令的输出次数是否达一既定值，并依据该判断结果选择是否以该存取地址的一相邻地址作为下一更新操作的该更新地址。

本发明的一实施例一种存储电路更新方法。该存储电路更新方法用以更新一存储阵列中的多个存储区块，每一该存储区块皆对应设置一字线。该存储电路更新方法包括接收一指令输入，判断该指令输入为该存取指令或一更新指令；输出该存取指令和一存取地址以定址所述字线而存取该存储阵列，或是该更新指令和一更新地址以定址所述字线以对每一所述字线对应的每一所述存储区块进行更新操作；计数并判断该存取指令的输出次数是否到达一既定值以选择是否以该存取地址的相邻地址作为下一更新操作的该更新地址。

本发明提供一种存储电路及其更新方法，避免在同一条字线进行连续存取(例如，连续存取五千次)，防止与该条字线相邻的字线被干扰而造成该相邻字线中的数据遗失。

附图说明

图1A依据本发明的一第一实施例实现的一存储电路10的区块图。

图1B依据本发明的一第二实施例实现更新地址控制单元103的区块图。

图2以流程图说明本发明的存储电路更新方法。

符号说明：

10～存储电路；

100～存储控制器；

110～存储阵列；