[发明专利]MCSP功率半导体器件及制备方法

说明书

技术领域

本发明涉及功率半导体器件领域，尤其涉及在实现芯片级封装方式前提下，提出了一 种MCSP封装形式的功率半导体器件及相应的制备方法。

背景技术

共漏双MOSFET功率器件主要用于笔记本电脑，平板或手机的电池充放电管理，由 于近期的趋势是充电时间越来越短，所以充放电电流相应加大，因此希望器件的导通电阻 越来越小。并且平板，手机超薄化设计也需要器件的尺寸越来越小。

附图1A～1C列举了一种新型的功率MOSFET管封装，在图1A的俯视图中利用了引 线框架101，正面设置有数个焊球的芯片102粘贴在引线框架101上，固化后进行塑封， 然后磨削器件正面使得焊球外露。引入的引线框架101除了成本不菲之外，，也增加了器 件的高度/厚度，这对减小器件尺寸不利因为要忍受模具的合模压力一般还比较厚，否则 容易在较大的合模压力下变形损坏，这对减小器件尺寸不利。此外，在图1A的封装中， 还至少需要一个单独的塑封工序来塑封引线框架和芯片，而且在引线框架101上的芯片 102是通过标准的贴片工艺来粘贴的，因此这种封装并不是完整意义上的芯片级封装，相 应的成本负担也会因为使用了更多的工序而显著增加。

图1B～1C的剖面图中摒弃了引线框架，而是直接在芯片122的背面沉积一层金属层 121，需要强调的是，类似在金属层121这样裸露的金属上制作标签比较困难也容易磨损 消失，而且过于单薄的金属层121(一般只有几个微米)不利于降低导通电阻或其他类型 的寄生电阻。图1C还在金属层121上形成了一个塑封层123，虽然塑封层123上可以 印制或刻蚀出标签，但在很多时候，为了实现芯片级封装，还常常需要研磨减薄塑封层 123，但是随之而来的问题是，塑封层123遭受研磨的一个平面从微观上观察，并不是十 分完美的抛光面而是带有凹坑的粗糙面，所以也会诱发制作标签的不便。

因此，既要获得完整意义上的芯片级封装，使器件具有较低的导通电阻，又要器件能 够很顺利的兼容所有的封装工序(例如至少满足能够顺畅地印制清晰可见的标签)，这就 要求有一种新的封装方法来兼顾这些棘手的难题。

发明内容

在本发明的一种制备功率半导体器件的方法中，包括以下步骤：提供正面带有一个塑 封层的晶圆；在一种选择方式中，在晶圆背面设置一个导电粘合层，或者在另一种选择方 式中，在预键合到晶圆背面的一个金属箔层的一个面镀上例如Sn等导电粘合层；层压该 金属箔层至晶圆背面并利用所述导电粘合层进行压合黏接；粘贴一个复合胶带至所述金属 箔层上；切割相邻芯片之间的叠层，所述叠层包括塑封层、晶圆、导电粘合层、金属箔层 和复合胶带，形成多颗独立的功率半导体器件。

上述方法，切割所述叠层之前，先在所述复合胶带上印制形成标识符号。

上述方法，在层压金属箔层的步骤中，同步对晶圆加热并同时对金属箔层施加以压力， 以便紧密压合金属箔层至晶圆背面；或者在复合胶带的粘贴完成之后，再对晶圆加热并同 时对复合胶带及金属箔层施加以压力，以便紧密压合金属箔层至晶圆背面。

上述方法，层压金属箔层至晶圆背面之前，先在金属箔层的一面镀上金属涂层，然后 以其带有金属涂层的一面层压至晶圆背面。

在一个可选实施例中，上述方法包括：形成塑封层之前，先在每个芯片正面的衬垫上 相应安置金属凸块；然后以一个塑封层塑封在晶圆正面并将每个金属凸块都包覆在内；再 研磨减薄塑封层直至金属凸块的顶端被部分研磨而外露，籍此形成每个金属凸块平坦化的 顶端面，并从塑封层的顶面中予以外露，该研磨步骤需要在晶圆背面设置该一层导电粘合 层之前完成。

在一个可选实施例中，上述方法包括，在晶圆背面设置导电粘合层之前，先将一个虚 设晶圆与所述晶圆进行键合，且键合在塑封层的顶面，在完成复合胶带的粘贴步骤之后、 实施所述切割步骤之前再将虚设晶圆予以剥离。

在一个可选实施例中，上述方法包括：形成塑封层之前，先在每个芯片正面的衬垫上 相应安置金属凸块；然后以塑封层塑封在晶圆正面并将每个金属凸块都包覆在内；完成复 合胶带的粘贴步骤之后和在切割所述叠层之前，研磨减薄塑封层直至金属凸块的顶端被部 分研磨而外露，籍此形成每个金属凸块平坦化的顶端面，并且这些金属凸块的顶端面从塑 封层的顶面中予以外露。