[发明专利]字长可切换缓存系统在审
申请号: | 201410426516.2 | 申请日: | 2014-08-27 |
公开(公告)号: | CN105373490A | 公开(公告)日: | 2016-03-02 |
发明(设计)人: | 孟凡金;曹一君;严伟 | 申请(专利权)人: | 孟凡金;曹一君;严伟 |
主分类号: | G06F12/08 | 分类号: | G06F12/08 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 201100 上海市闵*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 字长可 切换 缓存 系统 | ||
1.一种可兼容32位长度及64位长度指令及数据的缓存系统的实现方法,可被应用于多路组相联缓存系统中。
2.权利要求不仅限于此两种长度模式间切换。
3.基于权利要求1所述的方法,本发明所实现的数据缓存可在32位比特及64位比特长度的两种工作模式间来回切换。
4.根据权利要求2所述的特征,进一步包含:可兼容32位及64位长度的数据缓存包括一级数据缓存,二级数据缓存,三级数据缓存,四级数据缓存。
5.根据权利要求3所述的方法,进一步包含:
软件编程可控制数据缓存系统在32位长度和64位长度模式间进行切换;
其中包括一级数据缓存,二级数据缓存,三级数据缓存,四级数据缓存。
6.根据权利要求4所述,数据缓存从32位模式切换到64位模式可按照如下方法实现:
根据配置信息,缓存启动32位模式到64位模式切换;
将所有数据缓存内部TAG存储器所存储数据设置为无效,即清空数据缓存的TAG存储器组;
根据多路组相联缓存地址分解规则,SET地址宽度减少一位,TAG地址宽度增加一位;
进入64位模式。
7.根据权利要求4所述,数据缓存从64位模式切换到32位模式,可按照如下方法实现:
根据配置信息,缓存启动64位模式到32位模式切换;
将所有数据缓存内部TAG存储器所存储数据设置为无效,即清数据空缓存的TAG存储器组;
根据多路组相联缓存地址分解规则,SET地址宽度增加一位,TAG地址宽度减少一位;
进入32位模式。
8.基于权利要求1所述的方法,本发明所实现的指令缓存可在32位及64位长度的两种工作模式间来回切换。
9.根据权利要求7所述的特征,进一步包含:可兼容32位及64位长度的指令缓存包括一级指令缓存,二级指令缓存,三级指令缓存,四级指令缓存。
10.根据权利要求8所述的方法,进一步包含:
软件编程可控制指令缓存系统在32位长度和64位长度模式间进行切换;
其中包括一级指令缓存,二级指令缓存,三级指令缓存,四级指令缓存。
11.根据权利要求9所述,指令缓存从32位模式切换到64位模式可按照如下方法实现:
根据配置信息,缓存启动32位模式到64位模式切换;
将所有数据缓存内部TAG存储器所存储数据设置为无效,即清空指令缓存的TAG存储器组;
根据多路组相联缓存地址分解规则,SET地址宽度减少一位,TAG地址宽度增加一位;
进入64位模式。
12.根据权利要求9所述,指令缓存从64位模式切换到32位模式,可按照如下方法实现:
根据配置信息,缓存启动64位模式到32位模式切换;
将所有数据缓存内部TAG存储器所存储数据设置为无效,即清空指令缓存的TAG存储器组;
根据多路组相联缓存地址分解规则,SET地址宽度增加一位,TAG地址宽度减少一位;
进入32位模式。
13.一种数据和指令长度可在32位、64位间进行切换的缓存系统的硬件结构,实现切换过程中地址空间的正确映射。
14.权利要求12所述硬件结构可被使用于多路组相联缓存系统,包括数据缓存系统及指令缓存系统。
15.实现权利要求13所描述的缓存系统,需要包含有以下全部或部分硬件模块:
访问地址解码单元;
TAG地址无效化处理单元;
缓存内部TAG存储器访问地址变换单元;
SET地址到TAG和数据存储器地址映射单元。
16.权利14中提到的访问地址解码单元,拥有以下全部或部分特征:
接收外部系统访问地址;
按照32位或64位模式配置信息将访问地址拆的TAG地址部分、SET地址部分进行长度分配。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于孟凡金;曹一君;严伟,未经孟凡金;曹一君;严伟许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410426516.2/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种数据处理系统及方法
- 下一篇:优化ABTest系统分流的方法及系统