[发明专利]字长可切换缓存系统

说明书

技术领域

本发明涉及到处理器和其他应用芯片的缓存的硬件设计。

背景技术

缓存在计算机系统和其他应用处理系统中扮演者及其重要的角色，它的设计的好坏直接影响处理器的处理能力。而目前32位及64位指令集同时被广泛的应用于不同领域。因此缓存系统的兼容性设计好坏，对于一款处理器的应用范围有着重要作用。

在64位兼容32位的过程中，简单地忽略64位的高32位，取低32位为32位的指令或数据。这种方法将造成一半的缓存存储空间浪费。使得程序执行过程中的命中效率降低。

发明内容

因此在实际中需要一种硬件缓存，这种缓存可以根据具体的应用程序来配置成不同的字长模式（32位或64位），从而保持存储器单元的高使用率。

为此，本发明提出硬件模式切换的实现方法及硬件实现。每次改变字长模式时，缓存外部存储器到缓存系统的映射关系会发生改变。缓存系统拥有可根据不同设置对缓存内部存储器寻址范围进行改变的控制单元，以使得高速存储单元被充分使用。

附图说明：

图1为一种切换字长模式的缓存系统的实现方法；

图2为组相联结构缓存系统的地址空间一般划分方法；

图3为多路组相联结构硬件缓存的原理描述图；

图4为多路组相联结构硬件缓存的简化框图;

图5为一种切换字长模式的缓存系统的硬件实现结构;

图6为SET地址到TAG和数据存储器组地址映射单元的实现实例。

具体实施方式：

以下将结合附图及实施例来详细说明本发明的实施方式。需要说明，如不冲突，本发明实施例以及实施例中的各个特征可以相互结合，均在本发明的保护范围之内。本发明是一种可配置可切换的硬件缓存结构的设计，它可应用于计算机系统缓存设计，包括个人电脑，服务器和平板电脑；同时也适用于手机，数码相机，游戏机和学习机；同时也适用于数字信号处理器。

硬件缓存映射主要有三种方式：直接匹配，N路组相联和全相联结构。直接匹配缓存尽管在电路逻辑上十分简单，但是存在显著的冲突问题。由于多个不同的内存块仅共享一个缓存块，一旦发生缓存失效就必须将缓存块的当前内容清除出去。这种做法不但因为频繁的更换缓存内容造成了大量延迟，而且未能有效利用程序运行期所具有的时间局部性。

组相联（SetAssociativity）是解决这一问题的主要办法。全相联是组相联的极端形式。使用组相联的缓存把存储空间组织成多个组，每个组有若干数据块。通过建立内存数据和组索引的对应关系，一个内存块可以被载入到对应组内的任一路上（Way）。

图1为组相联结构缓存地址空间的一般划分方式。需要说明，采用不同的命名方式不影响本发明的权利要求。按照多路组相联缓存系统(N-Wayset-associativecache)的原理地址被分为三个部分。TAG，SET，和ByteOffset。TAG的宽度，SET的宽度以及字节偏移的宽度可以由以下公式计算得到：

目前无论是支持32位字长或者64位字长的处理器，大部分都使用多路组相联结构缓存。本发明的核心思想是：通过一种简单的改变地址映射的方式，在缓存从64位模式切换到32位模式过程中，利用少量的额外控制模块使得缓存可存储的指令数量及数据数量（字数）扩大一倍。

本发明提出的一种方法，按照图2流程图所描绘方式为进行模式切换。

S1-32位比特字长模式；

S2-将缓存系统中TAG存储模块中储存的地址做无效化处理。例如将TAG有效标志置为无效；

S3-根据多路组相联缓存地址空间划分方法。将SET地址宽度减少一位，TAG地址宽度增加一位；

S4-32位比特字长模式；

S5-根据多路组相联缓存地址空间划分方法。将SET地址宽度增加一位，TAG地址宽度减少一位；

图3为多路组相联结构硬件缓存的原理描述图。对缓存系统的访问地址，按照图1划分方式，分为三个部分。利用SET地址部分选中TAG存储器和数据存储器各一个SET的内容。TAG存储器被选中SET的数据被读出，并与访问地址的TAG部分的值进行比较。若相同，则表示命中，被选中的数据存储器的内容被作为命中的数据块读出。这个过程将对N路（WAY）数据同时进行操作，因为所需数据可能被存放于N路中任意一个路中。ByteOffset地址对数据块中的数据进行选择，最后输出所需数据。