[发明专利]电路板层间导电结构、磁性元件及其制作方法

说明书

本发明公开了一种电路板层间导电结构及其制作方法，该方法包含下列步骤：分别提供第一绝缘层、第一导电层、第二导电层以及第一电性接触材料，其中该第一绝缘层中完成有一第一导孔；将该第一绝缘层与该第一电性接触材料置于该第一导电层与该第二导电层之间，且该第一电性接触材料的位置相对应于该第一导孔的位置；以及进行一第一组合制程，使该第一电性接触材料在该第一导孔中形成一第一层间导电插塞，并使该第一导电层与该第二导电层分别固定至该第一绝缘层的上下表面，且该第一层间导电插塞分别电性接触至该第一导电层与该第二导电层。

技术领域

本发明是有关于一种层间导电结构、磁性元件及其制造方法，尤指应用于平面型线圈绕组单元的多层的电路板层间导电结构、磁性元件及其制造方法。

背景技术

在传统具有多层结构的电路板(Printed Circuit Board，简称PCB)，其层与层之间的导通结构通常采用导孔(Hole)的设计，依导孔在电路板中的设置方式可分为通孔(through hole)、盲孔(blind via hole)、埋孔(buried via hole)三种。

而导孔的传统制程皆需以机械或雷射方式钻孔后，再于完成的导孔孔壁上进行铜的电镀制程。然而，电镀制程是属于制作时间较长、高成本、高污染又耗能的制程，电镀产生的铜不易填满导孔全部空间，使得导孔的中心及上、下开口处具有占用电路板面积的空隙，换言之，上、下层铜线路的可利用面积少了导孔的上、下开口处的面积。再者，若所完成元件的负载电流较大，为了要降低电阻，通常会使用较大尺寸的单一导孔，但是大尺寸单一导孔的设计会使导孔的空隙变大且需要采用树脂塞孔(填满空隙)，导致导孔占用较大的电路板面积而无法小型化，树脂塞孔除了常有可靠度低的问题外，更会增加制作的步骤、时间、成本。此外，负载电流的大小与密度分布仍受到镀于导孔内壁上铜的厚度与导孔截面积的限制，为了防止镀于导孔内壁上的铜剥离，所以导孔的上、下开口的周围处需要向外延伸增加间距大于0.5mm的孔环(ring)。

有鉴于此，为了降低电阻率，惯用手段也改采用多孔制程，但在进行线路布局时常因为多孔结构的影响，例如需要避开导孔，因而增加了多余的电性连接线路而增加电路板的面积，导致成本的提高且无法小型化。再者，为了结构强度及绝缘特性，导孔与导孔之间、导孔与铜线路之间两者都需要间隔一个最小距离，但此特性也会增加电路板的面积，导致成本的提高且无法小型化。因此，如何针对上述种种问题进行改善，实为值得关注的重点。

发明内容

本发明的目的的一在于提供一种电路板层间导电结构的制作方法，用以制作出适用于大电流导线应用的电路板层间导电结构。

本发明的再一目的再于提供一种电路板层间导电结构，适用于大电流导线的应用。

为达上述优点，本发明提供一种电路板层间导电结构制作方法，该方法包含下列步骤：分别提供一第一绝缘层、一第一导电层、一第二导电层以及一第一电性接触材料，其中该第一绝缘层中完成有一第一导孔；将该第一绝缘层与该第一电性接触材料置于该第一导电层与该第二导电层之间，且该第一电性接触材料的位置相对应于该第一导孔的位置；以及进行一第一组合制程，使该第一电性接触材料在该第一导孔中形成一第一层间导电插塞，并使该第一导电层与该第二导电层分别固定至该第一绝缘层的上下表面，且该第一层间导电插塞分别电性接触至该第一导电层与该第二导电层。

在本发明的一实施例中，上述的电路板层间导电结构制作方法，其中更包含下列步骤：分别提供一第二绝缘层、一第三导电层以及一第二电性接触材料，其中该第二绝缘层中完成有一第二导孔；将该第二绝缘层与该第二电性接触材料置于一第一导电结构与该第三导电层之间，且该第二电性接触材料的位置相对应于该第二导孔的位置；以及进行一第二组合制程，使该第二电性接触材料在该第二导孔中形成一第二层间导电插塞，并使该第三导电层与该第一导电结构分别固定至该第二绝缘层的上下表面，且该第二层间导电插塞分别电性接触至该第一导电结构与该第三导电层。