[发明专利]微处理器及其执行方法

权利要求书

1.一种微处理器，其特征在于，包括：

多个处理核，其中上述多个处理核的每一处理核实例化各自架构上可见储存资源；

其中，上述多个处理核的第一处理核被配置为：

遇到架构指令，其中上述架构指令指示上述第一处理核使用由上述架构指令所指定的值更新上述第一处理核的上述各自架构上可见储存资源；以及

响应于遇到上述架构指令，将上述值提供给上述多个处理核的其它处理核的每一处理核，并且使用上述值更新上述第一处理核的上述各自架构上可见储存资源，

上述多个处理核的除上述第一处理核外的每一处理核被配置为在没遇到上述架构指令的情况下使用上述第一处理核所提供的上述值，更新该处理核的上述各自架构上可见储存资源；

其中，上述架构上可见储存资源包括x86架构存储器类型范围暂存器；

上述存储器类型范围暂存器包括含有基址暂存器及遮蔽暂存器的x86架构上可变范围的存储器类型范围暂存器，其中上述遮蔽暂存器包括有效位；

响应于遇到上述架构指令，上述第一处理核还被配置为：

如果上述架构指令指定上述遮蔽暂存器，则提供上述第一处理核的上述基址暂存器的目前值至上述多个处理核的其它处理核的每一处理核，并设置能由上述多个处理核的其它处理核的每一处理核所读取的旗标；

如果上述架构指令指定上述基址暂存器并且上述第一处理核的上述遮蔽暂存器的上述有效位目前被设置，则提供上述第一处理核的上述遮蔽暂存器的目前值至上述多个处理核的其它处理核的每一处理核，并设置上述旗标；以及

否则，清除上述旗标，

其中，为了更新上述值，如果上述旗标被设置，则上述多个处理核的每一处理核更新上述基址暂存器及上述遮蔽暂存器这两者，否则，仅更新由上述架构指令所指定的上述遮蔽暂存器或上述基址暂存器。

2.根据权利要求1所述的微处理器，其特征在于，

上述第一处理核还被配置为响应于遇到上述架构指令，产生中断请求至上述多个处理核的其它处理核的每一处理核；以及

上述多个处理核的除上述第一处理核之外的每一处理核被配置为响应于来自上述第一处理核的上述中断请求，使用上述第一处理核所提供的上述值更新该处理核的上述各自架构上可见储存资源。

3.根据权利要求2所述的微处理器，其特征在于，

上述第一处理核被配置为响应于遇到上述架构指令，停用中断，直到在所有上述多个处理核使用上述值已更新上述各自架构上可见储存资源之后为止；以及

上述多个处理核的其它处理核的每一处理核被配置为响应于来自上述第一处理核的上述中断请求，停用中断，直到在所有上述多个处理核使用上述值已更新上述各自架构上可见储存资源之后为止。

4.根据权利要求2所述的微处理器，其特征在于，上述中断请求包括非架构中断请求。

5.根据权利要求1所述的微处理器，其特征在于，还包括：

由上述多个处理核所共享的硬件信号量，

其中，上述第一处理核还被配置为在提供上述值之前取得上述硬件信号量的所有权。

6.根据权利要求1所述的微处理器，其特征在于，上述多个处理核的每一处理核包括微码，其中上述第一处理核的上述微码被配置为提供上述值，上述多个处理核的其它处理核的每一处理核的微码被配置为使用上述值更新该处理核的上述各自架构上可见储存资源。

7.根据权利要求1所述的微处理器，其特征在于，还包括：

存储器，由上述多个处理核所共享，

其中，为了提供上述值，上述第一处理核被配置为将上述值写入至上述存储器。

8.根据权利要求1所述的微处理器，其特征在于，还包括：

非核控制单元，由上述多个处理核所共享，

其中，上述多个处理核的每一处理核被配置为在使用上述值更新该处理核的上述各自架构上可见储存资源之前，产生同步请求至上述非核控制单元。