[发明专利]微处理器及其执行方法

说明书

本发明提供一种微处理器及其执行方法。微处理器包括多个处理核，其中每一处理核实例化一各自架构上可见储存资源。上述多个处理核的一第一处理核遇到一架构指令，其使用由上述架构指令所指定的一值指示上述第一处理核更新上述第一处理核的上述各自架构上可见储存资源。为响应遇到上述架构指令，上述第一处理核将上述数值提供给上述多个处理核的每一处理核及使用上述值更新上述第一处理核的上述各自架构上可见储存资源。除了上述第一处理核外的每一处理核在不遇到上述架构指令的情况下使用上述第一处理核所提供的上述值，更新上述第一处理核的上述各自架构上可见储存资源。

技术领域

本发明有关于一微处理器，且特别有关于每一核即时架构可视储存更新传播。

背景技术

多核微处理器的增加，主要是因为其提供了在性能上的优势。可能主要是由于半导体装置几何维度大小迅速的减少，从而增加了晶体管密度。在一微处理器中多核的存在已产生与一核与其它核通信的需求，以完成各种功能，例如电源管理、高速缓冲存储器管理、除错及与更多核相关的配置。

传统上，运行在多核处理器上架构的程序(例如，操作系统或应用程序)已使用位于由所有核架构上可寻址的一系统存储器中的信号量进行通信。这可能足够用于许多目的，但可能无法提供其它所需的速度、准确度及/或系统层级透明度。

发明内容

本发明提供一种微处理器。上述微处理器包括多个处理核，其中上述多个处理核的每一处理核实例化一各自架构上可见储存资源。上述多个处理核的一第一处理核被配置为遇到一架构指令，其使用由上述架构指令所指定的一值指示上述第一处理核更新上述第一处理核的上述各自架构上可见储存资源。作为遇到上述架构指令的响应，上述第一处理核还被配置为将上述数值提供给上述多个处理核的每一处理核及使用上述值更新上述第一处理核的上述各自架构上可见储存资源。除了上述第一处理核外的上述多个处理核的每一处理核被配置为在不遇到上述架构指令的情况下使用上述第一处理核所提供的上述值，更新上述第一处理核的上述各自架构上可见储存资源。

本发明由一种在微处理器中所执行的方法，上述微处理器具有多个处理核，其中上述多个处理核的每一处理核实例化一各自架构上可见储存资源。上述方法包括：由上述多个处理核的一第一处理核遇到一架构指令，其使用由上述架构指令所指定的一值指示上述第一处理核更新上述第一处理核的上述各自架构上可见储存资源；由上述第一处理核将上述数值提供给上述多个处理核的每一处理核，以作为遇到上述架构指令的响应；由上述第一处理核使用上述值更新上述第一处理核的上述各自架构上可见储存资源，以作为遇到上述架构指令的响应；以及，由除了上述第一处理核外的上述多个处理核的每一处理核在不遇到上述架构指令的情况下使用上述第一处理核所提供的上述值，更新上述第一处理核的上述各自架构上可见储存资源。

本发明提供一种在用于一计算机装置中至少一非暂态计算机可用介质所编码的计算机程序产品，上述计算机程序产品包括指示一微处理器的计算机可用程序码。上述计算机可用程序码包括用以指示多个处理核的第一程序码，其中上述多个处理核的每一处理核实例化一各自架构上可见储存资源。上述多个处理核的一第一处理核被配置为遇到一架构指令，其使用由上述架构指令所指定的一值指示上述第一处理核更新上述第一处理核的上述各自架构上可见储存资源。作为遇到上述架构指令的响应，上述第一处理核还被配置为将上述数值提供给上述多个处理核的每一处理核，并使用上述值更新上述第一处理核的上述各自架构上可见储存资源。除了上述第一处理核外的上述多个处理核的每一处理核被配置为在不遇到上述架构指令的情况下使用上述第一处理核所提供的上述值，更新上述第一处理核的上述各自架构上可见储存资源。

本发明具有更少的功率消耗。

附图说明

图1是显示一多核微处理器的方块图。

图2是显示一控制字、一状态字及一配置字的方块图。

图3是显示一控制单元操作的流程图。