[发明专利]半导体结构的形成方法

说明书

一种半导体结构的形成方法，包括：提供衬底；在所述衬底表面形成复合层，所述复合层包括交错重叠的若干层绝缘层和若干层牺牲层，且所述复合层的顶层和底层均为绝缘层；在所述复合层表面形成掩膜层，所述掩膜层暴露出部分复合层表面；以所述掩膜层为掩膜，刻蚀部分所述复合层，在所述复合层内形成第一开口；在所述第一开口的侧壁表面形成保护层；以所述掩膜层和保护层为掩膜，刻蚀所述第一开口底部，在所述第一开口底部形成第二开口；刻蚀所述第二开口的侧壁，使所述第二开口的牺牲层侧壁顶部与所述第一开口的牺牲层侧壁顶部齐平。所形成的半导体结构形貌良好、性能稳定。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。

背景技术

近年来，闪存(flash memory)存储器的发展尤为迅速。闪存存储器的主要特点是在不加电的情况下能长期保持存储的信息，且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。为了进一步提高闪存存储器的位密度(bit density)，同时减少位成本(bit cost)，提出了一种三维与非门(3DNAND)的闪存存储器。

请参考图1，图1是现有的三维与非门的闪存存储单元的结构示意图，包括：衬底100；位于所述衬底100表面的隔离层103；位于隔离层103表面的底层选择栅104；位于所述底层选择栅104上的若干层重叠的控制栅107；位于所述控制栅107上的顶层选择栅109；位于相邻两排重叠设置的底层选择栅104、控制栅107和顶层选择栅109之间的衬底内的源线掺杂区120；贯穿所述顶层选择栅109、控制栅107、底层选择栅104和隔离层103的沟道通孔(未标示)；位于所述沟道通孔侧壁表面的沟道层113；位于所述沟道通孔内的沟道层113表面的绝缘层115，所述绝缘层115填充满所述沟道通孔；位于所述若干沟道层113顶部表面的若干位线111；位于各层控制栅107表面的若干字线插塞117；位于若干字线插塞117顶部的若干字线119。

需要说明的是，相邻的底层选择栅104、控制栅107、顶层选择栅109和位线111之间均具有介质层相互隔离，而图1为忽略所述介质层的结构示意图。

然而，由于现有技术所形成的沟道通孔形貌不良，导致所形成的三维与非门的闪存存储单元的性能不稳定。

发明内容

本发明解决的问题是提供一种半导体结构的形成方法，所形成的半导体结构形貌良好、性能稳定。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底；在所述衬底表面形成复合层，所述复合层包括交错重叠的若干层绝缘层和若干层牺牲层，且所述复合层的顶层和底层均为绝缘层；在所述复合层表面形成掩膜层，所述掩膜层暴露出部分复合层表面；以所述掩膜层为掩膜，刻蚀部分所述复合层，在所述复合层内形成第一开口；在所述第一开口的侧壁表面形成保护层；以所述掩膜层和保护层为掩膜，刻蚀所述第一开口底部，在所述第一开口底部形成第二开口；刻蚀所述第二开口的侧壁，使所述第二开口的牺牲层侧壁顶部与所述第一开口的牺牲层侧壁顶部齐平。

可选的，还包括：在刻蚀所述第二开口的侧壁之后，重复形成第一开口、形成保护层、形成第二开口、以及采用各向同性的刻蚀工艺刻蚀所述第二开口的侧壁的步骤，直至暴露出衬底表面为止，在所述复合层内形成通孔。

可选的，还包括：在刻蚀所述第二开口的侧壁之后，去除所述保护层；在去除所述保护层之后，重复所述形成第一开口、形成保护层、形成第二开口、以及采用各向同性的刻蚀工艺刻蚀所述第二开口的侧壁的步骤。

可选的，还包括：在所述通孔的侧壁表面形成沟道层；在形成所述沟道层之后，去除所述牺牲层，在相邻两侧绝缘层之间形成第三开口；在所述第三开口内形成栅极结构，所述栅极结构包括：位于第三开口的侧壁和底部表面的栅介质层、以及位于栅介质层表面且填充满第三开口的栅极层。