[发明专利]芯片电子组件及其制造方法

说明书

一种芯片电子组件，能够改善形成在绝缘衬底的上、下表面上的内部线圈之间的连通性，并且防止通过减小最外层的贯通电极的大小及减小贯通衬垫的大小而由于贯通衬垫的面积引起的电感衰减。

相关申请的交叉引用

本申请要求2014年5月8日提交至韩国知识产权局的韩国专利申请No.10-2014-0054639的权益，该申请通过引用的方式结合于本申请中。

背景技术

本公开涉及芯片电子组件及其制造方法。

电感器、芯片电子组件，是典型的无源元件，配置了电子电路以及电阻器和电容器以消除噪声。电感器使用电磁性能与电容器结合以配置谐振电路，该谐振电路放大特定频段、滤波电路等中的信号。

目前，随着信息技术(IT)设备(如各种通信设备、显示设备等)的小型化及纤薄化的加速，小型化及纤薄化各种元件(如用于IT设备中的电感器、电容器、晶体管等)的技术研究已经在不断地进行。

电感器也已经迅速被具有小尺寸和高密度的并且能够自动表面贴装的芯片取代，并且磁粉颗粒和树脂的混合物通过电镀在薄膜绝缘衬底的上、下表面上而形成在线圈图案(pattern)上的薄膜型电感器已被开发。

在薄膜型电感器的情况下，通孔和贯通电极被形成在绝缘衬底中以使形成在绝缘衬底上、下表面的线圈图案彼此电连接。这里，利用激光使通孔主要形成在绝缘衬底中。当足够确保稳定连接的通孔形成在绝缘衬底中时，通孔的直径增大并且贯通电极的大小也因此增大。此外，由于需要具有能够充分覆盖贯通电极的大小的贯通衬垫以便减少由于未对准而引起的开口缺陷，通孔衬垫的大小也被增加。

然而，由于通孔衬垫的大小增加，薄膜型电感器的核心部件的面积(area)减少，并且填充核心部件的磁性材料减少，以致电感(Ls)特性恶化(deteriorated)。

特别地，根据产品的逐渐小型化，产品中通孔衬垫占有的面积增加。因此，已经需要能够减小通孔衬垫的大小以便保护电感(Ls)特性的方法。

[相关技术文件]

日本特开专利No.2007-067214

发明内容

本公开的实施方式可以提供一种芯片电子组件及其制造方法，能够改善形成于绝缘衬底的上、下表面上的内部线圈之间的连通性，并且防止通过减小贯通衬垫的大小而由于贯通衬垫的面积引起的电感衰减。

根据本公开的实施方式，一种芯片电子组件，包括：磁体，该磁体包括绝缘衬底；内部线圈部件，形成于绝缘衬底两个表面上通过穿透绝缘衬底的贯通电极(via electrode)彼此电连接；以及外部电极，形成于磁体的端表面上且连接到内部线圈部件，该芯片电子组件可以包括：第一绝缘衬底；第一贯通电极，穿透第一绝缘衬底；第一贯通衬垫(via pad)，形成于第一绝缘衬底的上、下表面上以覆盖第一贯通电极；第二绝缘衬底，分别堆叠在第一绝缘衬底的上、下表面上；第二贯通电极，形成在第一贯通衬垫上并且穿透第二绝缘衬底；以及第二贯通衬垫，形成于第二绝缘衬底的表面上以覆盖第二贯通电极，其中第二贯通衬垫具有比第一贯通衬垫更小的面积。

第二贯通电极可以具有比第一贯通电极更小的直径。

第二绝缘衬底可以具有比第一绝缘衬底更薄的厚度。

第一贯通电极的直径可以在40μm至80μm范围内。

第二贯通电极的直径可以在10μm至40μm范围内。

第一绝缘衬底的厚度可以在50μm至70μm范围内。

第二绝缘衬底的厚度可以在10μm至30μm范围内。

第二贯通衬垫的长边的长度可以在40μm至140μm范围内。