[发明专利]倒装形式的芯片封装方法

说明书

技术领域

本发明涉及半导体器件封装领域，尤其涉及一种倒装形式的芯片封装方法。 

背景技术

近年来，由于芯片的微电路制作朝向高集成度发展，因此，其芯片封装也需向高功率、高密度、轻薄与微小化的方向发展。芯片封装就是芯片制造完成后，以塑胶或陶磁等材料，将芯片包在其中，以达保护芯片，使芯片不受外界水汽及机械性损害。 

FC(Flip Chip，倒装芯片)是一种小尺寸、高密度的芯片封装技术，相比于传统封装技术，如引线键合，FC直接以有源区面对基板，通过芯片I/O区的凸点(焊球)直接与基板形成互联，大大减少了互联长度，提高了芯片的电性能，同时也减小了封装尺寸，具有更小、更薄的特点。参考图1所示，为一采用现有倒装形式的芯片封装结构示意图，其包括芯片11，基板12，芯片焊垫13，基板焊垫14和焊球15。其中，芯片焊垫位于芯片11的表面，以将芯片的电极性引出；焊球15位于芯片焊垫13和基板焊垫14之间，通过这样的连接关系，将芯片11上的电极性通过基板12引出。 

然而在实际应用中，芯片11的I/O区的凸点(焊球)与基板连接过程中，由于适于每个凸点连接的面积极小，影响连接精确性以及连接强度。此外，由于回流过程中焊料的溢流容易造成凸点间短路，影响芯片的电气性能。 

发明内容

本发明的目的是提供了一种倒装形式的芯片封装方法。 

本发明提供的一种倒装形式的芯片封装方法，包括以下步骤： 

在引线框架的引脚位置形成孔； 

在上述孔内设置焊料； 

将芯片上形成的导电柱与孔对位连接； 

进行回流焊将所述导电柱焊接于所述孔内。 

与现有技术相比，本发明的有益效果是，引线框架上指定位置形成的孔内印刷焊料，由于孔的存在，连接面积增大，提高凸点与引线框架的连接强度；回流过程中焊料的自对准效应更强，芯片位置更加准确，减少了焊料溢流造成凸点间的短路情况的发生，从而提高了电气性能，降低生产成本。 

附图说明

图1为现有倒装形式的芯片封装结构的封装示意图。 

图2为本发明实施例提供的倒装形式的芯片封装方法的流程图。 

图3为本发明实施例提供的引线框架的剖面图。 

图4为本发明实施例引线框架上开设通孔的结构示意图。 

图5为本发明实施例引线框架上开设盲孔的结构示意图。 

图6为本发明实施例引线框架的通孔内印刷焊料的结构示意图。 

图7为本发明实施例的倒装形式的芯片的截面图。 

图8为本发明实施例的倒装形式的芯片连接引线框架的截面图。 

图9为本发明实施例提供的底料填充后的截面图。 

具体实施方式

下面结合附图对本发明的具体实施方式做详细的说明。 

图2为本发明实施例提供的倒装形式的芯片封装方法的流程图，如图2所示，本发明实施例提供的倒装形式的芯片封装方法包括以下步骤： 

S101,在引线框架的引脚位置形成孔； 

S102,在上述孔内设置焊料； 

S103,将芯片上的导电柱与孔对位连接； 

S104,进行回流焊将所述导电柱焊接于所述孔内。 

首先实施步骤S101，在引线框架的引脚位置形成孔。 

本发明提供的引线框架的剖面图如图3所示，引线框架10上引脚位置通过蚀刻、机械加工等方法形成特定大小的孔11，该孔可以为通孔，如图4所示引线框架上可形成盲孔，当然，也可以如图5所示引线框架上可形成通孔，所示通孔或者盲孔可以在制造框架时就形成也可以通过后续加工形成。 

然后实施步骤S102，在上述孔口内设有焊料。 

在本实施例中，如图6所示，焊料12通过印刷的方式涂布在通孔11内，焊料12优选为锡膏。 

然后提供如图7所示的带有导电柱21的芯片20，通孔11的大小稍大于导电柱21的直径，通孔11与导电柱21之间间隙配合。 

接着实施步骤S103，将芯片上的导电柱与孔对位连接。在这一实施步骤中,形成如图8所示的结构，将芯片20的导电柱21与引线框架10上的通孔11对位压合，使导电柱21远离芯片20的一端进入通孔11的焊料12中。在焊料12回流后，焊料将伸入孔内部分的导电柱紧紧包覆。导电柱21与引线框架10连接固定并形成电性导通。芯片20上的导电柱21与通孔11连接后，芯片20和引线框架10间留有间隙30。 

然后实施步骤S104，进行回流焊将所述导电柱焊接于所述孔内。