[发明专利]一种低功耗低面积无竞争1位全加器标准单元

说明书

技术领域

本发明关于一种数字集成电路领域的基本电路单元，特别是涉及一种可用于标准单元库设计的低功耗低面积无竞争1位全加器标准单元。 

背景技术

图形处理器单元(Graphic Processing Unit,简称GPU)是当前多媒体应用设备最广泛的处理单元，在图形处理器单元中，由于电池的容量有限，系统中的图形处理器需要有极低的功耗才能延长寿命，这些处理器对于速度要求不高，这样我们设计的低功耗电路应用于需要低功耗的处理器当中。 

数据通路是处理器的核心，典型的数据通路由算术运算单元、逻辑运算器组合而成，其中加法器是数据通路上最常用也是最核心的单元之一。因此降低其功耗能够有效的降低整个处理器的功耗。 

对1位全加器，A,B分别是第一、第二加法器输入，Cin是第三输入及进位输入，Sum是和位输出，Co是进位输出。其布尔表达式可总结为： 

H＝A XOR B 

Sum＝H XOR Cin 

Co＝H·Cin+AB 

其中“XOR”表示异或，“·”表示逻辑与。 

CMOS全加器电路的实现，一种方法是采用上面的逻辑表达式转化成CMOS电路。 

目前存在的1位CMOS全加器电路结构中，有的采用镜像电路结构，如图1所示，这种晶体管数目较多，面积较大，速度较慢；有的采用传输管的电路结构，如图2所示，这种电路结构由于进位输出信号由传输管实现，导致传输管的控制端信号与输入信号相关，产生竞争带来信号采集错误的问题，且这种电 路为了提高全加器的速度，加入更多的缓冲器使得漏电功耗增加。 

发明内容

为克服上述现有技术存在的不足，本发明之目的在于提供一种低功耗低面积无竞争1位全加器标准单元，解决了目前已有的标准单元库中的全加器输出信号竞争问题以及功耗过高的问题，实现了一种可用于标准单元库中且能在各种工艺角，温度，低电源电压环境下工作的低功耗低面积无竞争1位CMOS全加器电路。 

为达上述及其它目的，本发明提出一种低功耗低面积无竞争1位全加器标准单元，具有第一输入端、第二输入端、第三输入端、进位输出端和和位输出端，所述全加器标准单元包括异或电路、求和电路、进位输出电路、第四反相器以及第五反相器，所述异或电路产生和位与进位输出所需的异或信号，其输入端连接所述第一输入端与第二输入端，输出端连接所述第四反相器的输入端，以控制所述求和电路以及所述进位输出电路来产生和位输出和进位输出；所述进位输出电路连接所述异或电路、所述第四反相器输出端及所述第一输入端、第二输入端，采用传输管与镜像电路耦合输出进位结果；所述求和电路连接所述异或电路、所述第四反相器、所述进位输出电路以及所述第三输入端，用于输出和位相关信号，所述第五反相器输入端连接所述进位输出电路，输出端为所述进位输出端。 

进一步地，所述的异或电路包括第一PMOS管、第一传输门、第一NMOS管、第二NMOS管，所述第一PMOS管的源极与所述第一输入端通过第一反相器连接，其栅极与所述第二输入端通过第二反相器连接，所述第一PMOS管的漏极与所述第四反相器输入信号连接，所述第一传输门的第一控制端通过所述第一反相器与所述第一输入端连接，并与所述第一PMOS管源极连接，第二控制端与所述第一输入端连接，所述第一传输门的输入端通过所述第二反相器与所述第二输入端连接，所述第一NMOS管的漏极与所述第一传输门输出端以及 所述第一PMOS管漏端耦合在一起与所述第四反相器输入信号连接，所述第一NMOS管的栅极与所述第一输入端通过所述第一反相器连接，所述第一NMOS管的源极与所述第二NMOS管的漏极连接在一起，所述第二NMOS管的源极与地连接在一起，栅极与所述第二输入端通过所述第二反相器连接。