[发明专利]一种半导体器件及其制造方法、电子装置

权利要求书

1.一种半导体器件的制造方法，包括：

提供半导体衬底，在所述半导体衬底上形成有伪栅极结构，在所 述伪栅极结构的两侧形成有侧壁结构；

在所述半导体衬底上沉积层间介电层后，去除所述伪栅极结构， 以露出所述半导体衬底；

蚀刻所述露出的半导体衬底，以形成沟槽；

形成具有高应力的应力材料层，以部分填充所述沟槽；

在所述应力材料层的顶部形成作为沟道的外延层。

2.根据权利要求1所述的方法，其特征在于，所述沟槽的深度 为30nm-330nm。

3.根据权利要求1所述的方法，其特征在于，对所述露出的半 导体衬底的蚀刻为湿法蚀刻或者干法蚀刻。

4.根据权利要求1所述的方法，其特征在于，所述形成具有高 应力的应力材料层，以部分填充所述沟槽，具体为：通过沉积工艺形 成所述具有高应力的应力材料层，覆盖所述层间介电层的同时填充所 述沟槽；实施化学机械研磨以研磨所述应力材料层，直至露出所述层 间介电层的顶部；蚀刻所述应力材料层，直至所述应力材料层的顶部 低于所述半导体衬底的上表面。

5.根据权利要求1所述的方法，其特征在于，对于所述半导体 衬底中的NMOS区而言，所述应力材料层为锗硅层；对于所述半导 体衬底中的PMOS区而言，所述应力材料层为碳硅层。

6.根据权利要求5所述的方法，其特征在于，所述应力材料层 具有1.7GPa-3.5GPa的应力。

7.根据权利要求1所述的方法，其特征在于，对于所述半导体 衬底中的NMOS区而言，所述外延层为碳硅层或者硅层；对于所述 半导体衬底中的PMOS区而言，所述外延层为锗硅层或者硅层。

8.根据权利要求1所述的方法，其特征在于，实施外延形成所 述外延层的同时或者之后，还包括执行掺杂离子注入并退火的步骤， 以调节所述外延层的阈值电压。

9.一种采用权利要求1-8之一所述的方法制造的半导体器件。

10.一种电子装置，所述电子装置包括权利要求9所述的半导体 器件。