[发明专利]半导体结构的形成方法

说明书

一种半导体结构的形成方法，包括：提供基底，在所述基底内形成有通孔；形成覆盖于所述基底表面、通孔底部和侧壁表面的金属层；在所述金属层表面形成苯并环丁烯层；在所述苯并环丁烯层表面形成光刻胶膜，所述光刻胶膜封闭所述通孔；对所述光刻胶膜进行烘烤处理；图形化所述光刻胶膜形成光刻胶层，所述光刻胶层位于通孔上方；以所述光刻胶层为掩膜，刻蚀苯并环丁烯层以及金属层直至暴露出基底表面，剩余的金属层为再分布层；去除所述光刻胶层以及苯并环丁烯层。本发明通过在金属层表面形成苯并环丁烯层，以保护位于通孔内的金属层不被刻蚀，提高形成的再分布层的质量，从而提高半导体结构的可靠性以及电学性能。

技术领域

本发明涉及半导体制作领域技术，特别涉及一种半导体结构的形成方法。

背景技术

随着半导体制作技术的飞速发展，半导体器件为了达到更快的运算速度、更大的资料存储量以及更多的功能，半导体芯片向更高集成度方向发展。而半导体芯片的集成度越高，半导体器件的特征尺寸(CD：Critical Dimension) 越小。

三维集成电路(IC：Integrated Circuit)是利用先进的芯片堆叠技术制备而成，其是将具不同功能的芯片堆叠成具有三维结构的集成电路。相较于二维结构的集成电路，三维集成电路的堆叠技术不仅可使三维集成电路信号传递路径缩短，还可以使三维集成电路的运行速度加快；简言之，三维集成电路的堆叠技术具有以下优点：满足半导体器件更高性能、更小尺寸、更低功耗以及更多功能的需求。

要实现三维集成电路的堆叠技术，硅通孔技术(TSV：Trough Silicon Via) 是新一代使堆叠的芯片能够互连的技术，是目前热门的关键技术之一。TSV 技术使得集成电路中芯片间的信号传递路径更短，因此三维集成电路的运行速度更快，且不存在堆叠芯片数目的限制。

TSV技术是通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通，从而实现芯片之间互连的最新技术。与传统集成电路封装键合的叠加技术不同， TSV技术能够使芯片在三维方向堆叠的密度最大，外形尺寸最小，大大改善芯片速度和低功耗的性能，因此，TSV技术也被称为三维(3D)TSV技术。TSV 技术的主要优势为：具有最小的尺寸和重量，将不同种类的技术集成到单个封装中，用短的垂直互连代替长的二维(2D)互连，降低寄生效应和功耗等。

然而，现有采用TSV技术形成的半导体结构的电学性能以及可靠性有待提高。

发明内容

本发明解决的问题是如何避免位于通孔底部和侧壁表面的金属层被刻蚀去除，提高形成的再分布层的质量，从而提高半导体结构的电学性能和可靠性。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供基底，在所述基底内形成有通孔；形成覆盖于所述基底表面、通孔底部和侧壁表面的金属层；在所述金属层表面形成苯并环丁烯层；在所述苯并环丁烯层表面形成光刻胶膜，所述光刻胶膜封闭所述通孔；对所述光刻胶膜进行烘烤处理；图形化所述光刻胶膜形成光刻胶层，所述光刻胶层位于通孔上方；图形化所述苯并环丁烯层，暴露出金属层表面；以所述光刻胶层为掩膜，刻蚀所述暴露的金属层直至暴露出基底表面，剩余的金属层为再分布层；去除所述光刻胶层以及苯并环丁烯层。

可选的，所述光刻胶膜封闭所述通孔后，通孔内具有空气。

可选的，在所述烘烤处理过程中，通孔内的空气体积膨胀。

可选的，所述烘烤处理包括前烘处理以及后烘处理。

可选的，采用化学气相沉积工艺形成所述苯并环丁烯层。

可选的，所述化学气相沉积工艺的工艺参数为：反应原材料包括二乙烯基硅氧烷—双苯并环丁烯，在100度至200度加热环境下使所述反应原材料气化，通过He、Ar或N₂作为载气将气化后的反应原材料引入反应腔室中，反应腔室温度为300度至400度，反应腔室压强为2托至5托。