[发明专利]一种芯片密封环结构及其制作方法

说明书

技术领域

本发明属于半导体领域，特别是涉及一种芯片密封环结构及其制作方法。

背景技术

集成电路通常都是在硅片或其它半导体材料基板上制造，然后进行封装与测试。当封装时，必须先对集成电路进行切割(saw)。切割的机械力可能导致边缘处形成微小裂痕，尤其是接近边角处。所形成的裂痕可能会朝向集成电路的中心电路区域推进而造成其中的电路区域毁坏。为了保护集成电路中心的电路区域，一般会在集成电路芯片上介于电路区域以及其切割道之间，配置芯片密封环(seal ring)。芯片密封环可以防止任何裂痕侵入集成电路内部的电路区域，例如，因切割集成电路时的应力(stress)所导致的裂痕等。

芯片密封环通常形成于晶圆的每一个芯片的切割道(scribe line)和集成电路的周围区域(periphery region)之间。现有的一种芯片密封环结构如图1所示，其由两个相间设置的金属层101及102组成，两个金属层101及102之间填充有介电层103。然而，这种结构的芯片密封环结构，在切割应力较大时，比较容易破裂，如图2所示。由于芯片密封环破裂后，会导致芯片内部器件的损伤，如芯片内部破裂等。

另外，现有的一种能提高芯片密封环强度的抗破裂结构CAS(Crack Arrest Structure)，其结构十分复杂，操作也相对繁琐，会大大地增加成本。

鉴于以上原因，提供一种结构简单、低成本且抗破裂强度较高的芯片密封环结构及其制作方法实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种芯片密封环结构及其制作方法，用于解决现有技术中芯片密封环结构抗破裂强度低或结构过于复杂的问题。

为实现上述目的及其他相关目的，本发明提供一种芯片密封环结构的制作方法，包括步骤：

1)于芯片周侧形成第一环形介质层，于所述第一环形介质层中刻蚀出第一环形通孔及与该第一环形通孔侧面相连的多个条形通孔；

2)于所述第一环形通孔及多个条形通孔中填充金属材料，并去除所述第一环形介质层表面的金属材料；

3)于所述第一环形介质层及金属材料表面形成第二环形介质层，于所述第二环形介质层中刻蚀出第二环形通孔，所述第二环形通孔的宽度大于所述第一环形通孔的宽度；

4)于所述第二环形通孔中填充金属材料，并去所述第二环形介质层除表面的金属材料；

5)重复进行步骤1)～步骤4)，最终形成具有金属肋排结构的芯片密封环。

作为本发明的芯片密封环结构的制作方法的一种优选方案，步骤1)所述多个条形通孔形成于所述第一环形通孔的内侧，或所述多个条形通孔形成于所述第一环形通孔的外侧。

作为本发明的芯片密封环结构的制作方法的一种优选方案，步骤1)所述多个条形通孔形成于所述第一环形通孔的内侧及外侧。

作为本发明的芯片密封环结构的制作方法的一种优选方案，其特征在于：所述第二环形通孔的宽度等于所述第一环形通孔与所述条形通孔的总宽度。

作为本发明的芯片密封环结构的制作方法的一种优选方案，采用等离子体增强化学气相沉积形成所述第一环形介质层及第二环形介质层，所述第一环形介质层及第二环形介质层的材料为二氧化硅。

作为本发明的芯片密封环结构的制作方法的一种优选方案，采用蒸镀或电镀工艺填充所述金属材料，采用CMP抛光工艺去除所述第一环形介质层及第二环形介质层表面的金属材料，所述金属材料为铜。

本发明还提供一种芯片密封环结构，包括：

环形介质层，结合于芯片周侧；

金属肋排结构，形成于所述环形介质层中，包括环形金属层、结合于所述环形金属层侧壁的多个第一金属肋条及多个第二金属肋条，其中，所述第一金属肋条与所述第二金属肋条呈预设角度相交。

作为本发明的芯片密封环结构的一种优选方案，所述环形金属层贯穿所述环形介质层的上表面及下表面。

作为本发明的芯片密封环结构的一种优选方案，所述多个第一金属肋条及多个第二金属肋条结合于所述环形金属层的内侧壁，或所述多个第一金属肋条及多个第二金属肋条结合于所述环形金属层的外侧壁，或所述多个第一金属肋条及多个第二金属肋条结合于所述环形金属层的内侧壁及外侧壁。

作为本发明的芯片密封环结构的一种优选方案，所述第一金属肋条与所述第二金属肋条垂直相交。

作为本发明的芯片密封环结构的一种优选方案，所述金属肋排结构的宽度为100nm～10000nm。