[发明专利]具有保护层的自对准互连件有效
申请号: | 201410441782.2 | 申请日: | 2014-09-01 |
公开(公告)号: | CN105280591B | 公开(公告)日: | 2018-09-11 |
发明(设计)人: | 严佑展;傅劲逢;李佳颖 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L23/48 | 分类号: | H01L23/48;H01L21/768 |
代理公司: | 北京德恒律治知识产权代理有限公司 11409 | 代理人: | 章社杲;孙征 |
地址: | 中国台*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 具有 保护层 对准 互连 | ||
1.一种集成电路结构,包括:
第一层间电介质;
栅极堆叠件,位于所述第一层间电介质中;
第二层间电介质,位于所述第一层间电介质上方;
第一接触插塞,位于所述第二层间电介质中;
介电保护层,位于所述第一接触插塞的相对两侧上并且与所述第一接触插塞接触,其中,所述第一接触插塞和所述介电保护层位于所述第二层间电介质中;以及
介电覆盖层,位于所述第一接触插塞上方并且与所述第一接触插塞接触,
其中,所述介电覆盖层的顶面、所述介电保护层的顶部边缘以及所述第二层间电介质的顶面共平面。
2.根据权利要求1所述的集成电路结构,进一步包括:
第三层间电介质,位于所述第二层间电介质上方;以及
第二接触插塞,从所述第三层间电介质的顶面延伸到所述第二层间电介质的底面,其中,所述第二接触插塞电连接至所述栅极堆叠件。
3.根据权利要求2所述的集成电路结构,其中,所述第二接触插塞包括与所述介电保护层的顶部边缘接触的第一底面。
4.根据权利要求1所述的集成电路结构,其中,所述第一接触插塞包括与所述第一层间电介质的顶面接触的底面。
5.根据权利要求1所述的集成电路结构,其中,所述介电保护层和所述介电覆盖层由相同的介电材料形成。
6.根据权利要求1所述的集成电路结构,进一步包括:
源极/漏极区;
第三接触插塞,位于所述源极/漏极区上方并且电连接至所述源极/漏极区,其中,所述第三接触插塞位于所述第一层间电介质中;
第四接触插塞,位于所述第三接触插塞上方并且接触所述第三接触插塞,其中,所述第四接触插塞位于所述第二层间电介质中;以及
第五接触插塞,位于所述第四接触插塞上方并且与所述第四接触插塞接触,其中,所述第五接触插塞从第三层间电介质的顶面延伸到所述第二层间电介质内。
7.根据权利要求6所述集成电路结构,其中,所述第五接触插塞的底面与所述第一接触插塞的顶面共平面。
8.一种集成电路结构,包括:
第一层间电介质;
蚀刻停止层,位于所述第一层间电介质上方;
第二层间电介质,位于所述蚀刻停止层上方;
第一狭槽式接触插塞,位于所述第二层间电介质中,其中,所述第一狭槽式接触插塞穿透所述蚀刻停止层以接触所述第一层间电介质的顶面;
介电保护层,包括位于所述第一狭槽式接触插塞的相对两侧上并且与所述第一狭槽式接触插塞接触的部分;以及
介电覆盖层,位于所述第一狭槽式接触插塞上方并且与所述第一狭槽式接触插塞接触,其中,所述第一狭槽式接触插塞、所述介电保护层和所述介电覆盖层均位于所述第二层间电介质中。
9.根据权利要求8所述的集成电路结构,其中,所述介电覆盖层包括与所述介电保护层的相对部分接触的相对边缘。
10.根据权利要求8所述的集成电路结构,其中,所述介电覆盖层的顶面、所述介电保护层的顶部边缘以及所述第二层间电介质的顶面共平面。
11.根据权利要求8所述的集成电路结构,进一步包括:
第一源极/漏极区,位于所述第一层间电介质下方;
栅极堆叠件,位于所述第一层间电介质中;
第三层间电介质,位于所述第二层间电介质上方;以及
栅极接触插塞,位于所述第二层间电介质和所述第三层间电介质中。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410441782.2/1.html,转载请声明来源钻瓜专利网。
- 上一篇:焊盘结构及其制作方法
- 下一篇:一种微芯片示踪器封装结构和封装方法