[发明专利]高深宽比沟槽刻蚀残留缺陷的检测方法

说明书

技术领域

本发明涉及半导体领域，尤其涉及一种高深宽比沟槽刻蚀残留缺陷的检测方法。

背景技术

随着半导体器件越做越小，半导体关键层的关键尺寸也越来越小，需要在相同尺寸范围内铺设出更多器件。例如，通过对比55nm与110nm器件结构，前者有源区中的浅沟道隔离的尺寸只有后者浅沟道隔离尺寸的二分之一左右。同时随着关键尺寸越来越小，器件的AR(深宽比)也越来越大，这对器件的制程提出了更高的要求，同时也对制程缺陷的检测手段提出了新的挑战。

通常，高深宽比(一般是指深宽比大于等于10比1)结构对曝光与蚀刻制程要求更高，如果这些制程不够优化，将产生桥接缺陷以及蚀刻不足的缺陷。如图1所示，由于刻蚀制程不够优化，导致刻蚀不足，在高深宽比沟槽底部角落处出现硅残留缺陷1。

对于蚀刻不足缺陷的检测，由于其结构的特殊性以及关键尺寸非常小，常规的光学检测手段由于受限于分辨率与灵敏度而很难检测到这些缺陷，成为后续良率提升的瓶颈。而现有的其它检测手段如电子束扫描检测此类物性缺陷需要很小的分辨率，比如针对20 nm左右的缺陷，需要用到10nm～20nm的像素，这对单位时间内的扫描量产生影响，使工作效率降低，不能满足大规模生产的需求。另外，电子束扫描检测方法是用电子轰击待检测物的表面，并通过探测装置检测溢出的二次电子的分布情况，来判断待测物表面是否存在缺陷。然而，如图2所示，对于高深宽比的结构，由于受法拉第杯效应的影响，从缺陷1溢出的电子大部分为虚线框11中的电子，会直接撞击到多晶硅层20的侧壁上，而无法突破多晶硅层20的表面进而被探测装置检测到；仅有少量电子为虚线框12中的电子，能够被探测装置检测到。在这种情况下，缺陷的检测受到严重影响。因此，对高深宽比的结构，如何提供一种方法以快速检测沟槽底部的硅残留缺陷，成为本领域技术人员亟待解决的问题。

发明内容

本发明要解决的技术问题是如何快速准确地检验高深宽比沟槽中的刻蚀残留缺陷。基于此，本发明提供一种高深宽比沟槽刻蚀残留缺陷的检测方法，包括：

提供一待检测片，所述待检测片经过了刻蚀工艺并形成了沟槽，在所述沟槽中存在残留缺陷；

对所述待检测片表面加载负电荷，以在所述沟槽中的残留缺陷区域形成局部电场；

采用电子束缺陷扫描仪对所述待检测基底进行缺陷检测。

进一步的，采用电子束缺陷扫描仪加载负电荷。

进一步的，加载负电荷的着陆能量为1800eV～2500eV，电流为60～100nA。

进一步的，所述沟槽的深宽比大于等于10比1。

进一步的，所述待检测片包括基底和形成于所述基底上的多晶硅层，所述沟槽为多晶硅沟槽，所述残留缺陷区域位于所述沟槽的底部。

进一步的，所述残留缺陷为硅残留缺陷。

进一步的，所述沟槽为单晶硅沟槽。

进一步的，所述沟槽为金属沟槽。

进一步的，采用30～80nm的像素尺寸对所述待检测基底进行缺陷检测。

本发明在采用电子束缺陷扫描仪对待检测片进行缺陷检测之前，先在待检测片表面加载负电荷，以在沟槽中的残留缺陷区域形成局部电场。进行缺陷检测时，由于所述局部电场的存在，在高深宽比沟槽中的残留缺陷处产生的二次电子能受所述局部电场的作用而溢出待检测片的表面，避免了法拉第杯效应的影响，使得缺陷检测的效率和准确度大大提高。

附图说明

图1为具有残留缺陷的高深宽比沟槽示意图；

图2为现有技术中高深宽比沟槽刻蚀残留缺陷的检测方法的示意图；

图3为本发明一实施例所述高深宽比沟槽刻蚀残留缺陷的检测方法的流程图；

图4为本发明一实施例所述高深宽比沟槽刻蚀残留缺陷的检测方法中对所述待检测片表面加载负电荷后在残留缺陷区域形成的电场示意图；

图5为本发明一实施例所述高深宽比沟槽刻蚀残留缺陷的检测方法中采用电子束缺陷扫描仪对所述待检测基底进行缺陷检测时的示意图；

图6a为未对残留缺陷区域加载负电荷时缺陷检测中信号噪声比示意图；

图6b为对残留缺陷区域加载负电荷后缺陷检测中信号噪声比示意图。

具体实施方式

下面将结合示意图对本发明的高深宽比沟槽刻蚀残留缺陷的检测方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。