[发明专利]一种改善器件双峰效应的方法和半导体器件

说明书

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种改善器件双峰效应的方法和半导体器件。

背景技术

随着集成电路的不断发展，人们对器件的性能要求越来越高，器件的双峰效应对电路的影响也就凸显出来。双峰效应可能会导致电路的输出错误，进而产生终端失效，电路无法正常工作，影响整个电路的可靠性。

双峰效应就是在测量器件的阈值电压时，跨导出现两个最大的峰值，由于这两个峰值的存在，阈值电压曲线会有波动，在计算阈值电压时出现错误。通常情况下，产生双峰效应的原因是器件边缘效应，由于位于器件边缘的栅极氧化层的厚度和位于器件中心的主器件区域的栅极氧化层的厚度存在差异，如图1(a)所示，且该差异会随着栅极氧化层的厚度的增加而增大，这就相当于在器件边缘存在两个寄生器件101，如图1(b)所示，这两个寄生器件的阈值电压和器件中心的主器件区域102的阈值电压存在差异，上述两个差异就是双峰效应的主要来源。

因此，需要提出一种方法，以解决上述问题。

发明内容

针对现有技术的不足，本发明提供一种改善器件双峰效应的方法，将所述器件有源区的位于所述器件栅极多晶硅下方的区域沿着所述栅极多晶硅的长度方向拉宽，使所述有源区的边缘远离所述器件的导电沟道。

在一个示例中，所述将所述器件有源区的位于所述器件栅极多晶硅下方的区域沿着所述栅极多晶硅的长度方向拉宽，具体为：

利用有源区掩膜版，定义所述器件有源区，使所述器件有源区的位于所述器件栅极多晶硅下方的区域向两侧沿着所述栅极多晶硅的长度方向各拉宽0.1微米～0.4微米。

在一个示例中，所述将所述器件有源区的位于所述器件栅极多晶硅下方的区域沿着所述栅极多晶硅的长度方向拉宽后，还包括：

将所述器件有源区的所述沿着所述栅极多晶硅的长度方向拉宽的部分向两侧沿着所述栅极多晶硅的宽度方向各拉宽0微米～0.4微米。

本发明还提供一种半导体器件，所述半导体器件包括有源区和部分覆盖所述有源区的栅极区，位于所述栅极区下方的有源区的宽度大于其余有源区的宽度。

在一个示例中，位于所述栅极区下方的有源区的宽度比所述其余有源区的宽度宽0.1微米～0.4微米。

在一个示例中，所述栅极区为栅极多晶硅。

根据本发明，在不需要增加新的工艺步骤进而不会增加制造成本的情况下，能够完全消除器件的双峰效应，不受到有源区的边缘形貌的限制，器件的可靠性也会有相应的提升。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1为产生双峰效应的器件边缘效应的示意图；

图2A-图2F为现有技术中通过调节有源区的制程来降低位于器件边缘的栅极氧化层的厚度与位于器件中心的主器件区域的栅极氧化层的厚度之间的差异而依次实施的步骤所分别获得的器件的示意性剖面图；

图3为现有技术中提高器件的场氧与有源区的台阶高度的示意图；

图4为根据本发明将器件有源区的位于栅极多晶硅下方的区域沿着栅极多晶硅的长度方向和宽度方向拉宽后的器件结构的示意图；

图5为根据本发明将器件有源区的位于栅极多晶硅下方的区域沿着栅极多晶硅的长度方向和宽度方向拉宽前后的器件的双峰效应对比图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的改善器件双峰效应的方法和半导体器件。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。

为了抑制器件双峰效应的发生，现有的方法是通过各种技术手段使位于器件边缘的栅极氧化层的厚度与位于器件中心的主器件区域的栅极氧化层的厚度保持一致或者使二者的差异减小。