[发明专利]包括主器件的堆叠的半导体器件

权利要求书

1.一种非易失性存储芯片，包括：

核心芯片区域，其占据所述非易失性存储芯片的整个芯片区域的超过百分之八十；和

另外的芯片区域，在该另外的芯片区域内设置有配置为从另一非易失性存储芯片接收信号和电压的电路，所述电压包括用于擦除操作的足够高的电压；并且

与该另外的芯片区域相比，所述核心芯片区域具有更微型化的工艺技术。

2.如权利要求1所述的非易失性存储芯片，其中该另外的芯片区域为硅通孔区域。

3.如权利要求1所述的非易失性存储芯片，其中所述非易失性存储芯片缺少高电压发生器。

4.如权利要求1所述的非易失性存储芯片，还包括另一个另外的芯片区域，在该另一个另外的芯片区域内设置有从器件测试逻辑电路，该从器件测试逻辑电路配置为在测试期间由单独的器件来驱动。

5.如权利要求1所述的非易失性存储芯片，其中在一些核心芯片区域内设置有闪存单元。

6.如权利要求1所述的非易失性存储芯片，其中所述核心芯片区域占据所述非易失性存储芯片的整个芯片区域的超过百分之九十。

7.一种闪存芯片，包括：

核心芯片区域，其占据该非易失性存储芯片的整个芯片区域的超过百分之八十,其中,在一些核心芯片区域内设置有页面缓冲器；和

另外的芯片区域，在该另外的芯片区域内设置有配置为从另一非易失性存储芯片接收信号和电压的电路；并且

与该另外的芯片区域相比，所述核心芯片区域具有更微型化的工艺技术。

8.如权利要求7所述的闪存芯片，其中在不只一个核心芯片区域内设置有NAND闪存单元。

9.如权利要求7所述的闪存芯片，其中所述闪存芯片缺少高电压发生器。

10.如权利要求7所述的闪存芯片，其中所述另外的芯片区域为硅通孔区域。

11.一种系统，包括：

堆，其包括：

主芯片，其包括多个存储单元；和

至少三个从存储芯片，所述三个从存储芯片各自缺少至少一些非核心电路，以有助于减小芯片尺寸；以及

多个硅通孔，其在所述主芯片和所述三个从存储芯片之间延伸，所述硅通孔有助于所述主芯片向所述三个从存储芯片提供相应器件操作所需的信号和操作电压。

12.如权利要求11所述的系统，其中所述三个从存储芯片为非易失性存储芯片。

13.如权利要求11所述的系统，其中所述主芯片为非易失性存储芯片。

14.如权利要求11所述的系统，还包括封装印刷电路板，并且所述堆连接至所述封装印刷电路板。

15.如权利要求11所述的系统，其中所述主芯片包括至少一个用于一个或多个高电压发生器的芯片区域。

16.如权利要求11所述的系统，其中所述主芯片包括至少两个用于高电压发生器的芯片区域。

17.如权利要求11所述的系统，其中所述主芯片具有大体上大于所述三个从存储芯片中任何一个的尺寸。

18.如权利要求11所述的系统，其中所述三个从存储芯片中的至少一个包括从器件测试逻辑电路，该从器件测试逻辑电路配置为在测试期间由所述主芯片来驱动。

19.如权利要求11所述的系统，其中所述三个从存储芯片中的每一个包括占据整个芯片区域的超过百分之八十的核心芯片区域。

20.如权利要求11所述的系统，其中所述三个从存储芯片中的每一个包括占据整个芯片区域的超过百分之九十的核心芯片区域。

21.如权利要求11所述的系统，其中所述多个硅通孔在数量上总计至少超过1千个。

22.如权利要求11所述的系统，其中所述多个硅通孔在数量上总计至少为几千个。

23.如权利要求11所述的系统，其中所述主芯片还包括用于对所述至少三个从存储芯片进行寻址的地址解码器、行预解码器和列预解码器。