[发明专利]多层陶瓷电子元件及其制造方法以及印刷电路板

说明书

相关申请的交叉引用

本申请要求于2013年9月24日在韩国知识产权局提交的申请号为10-2013-0113360的韩国专利申请的优先权，其公开内容通过引用结合于此。

技术领域

本发明涉及一种待嵌入板中的多层陶瓷电子元件及其制造方法，以及一种嵌入有多层陶瓷电子元件的印刷电路板。

背景技术

随着电子电路已经变得高致密性和高集成性，安装在印刷电路板(PCB)上的无源元件的安装空间变得不足，为了解决该问题，已经做出持续地努力使元件能够安装在板中，例如嵌入式装置中。尤其是，已经提出了多种用于将作为电容性元件的多层陶瓷电子元件安装到板中的方法。

在将多层陶瓷电子元件安装到板中的多种方法中的一种方法中，用于多层陶瓷电子元件的相同的电介质材料用作用于板和铜线等的材料，并能够用作电极。用于实施将多层陶瓷电子元件嵌入到板中的其它方法包括：通过在板中形成电介质薄膜和具有高介电系数电介质(high-k dielectrics)的聚合基片来形成待嵌入板中的多层陶瓷电子元件的方法，将多层陶瓷电子元件安装在板中的方法等。

通常，多层陶瓷电子元件包括多个由陶瓷材料制成的电介质层，以及设置在电介质层之间的内电极。通过将该多层陶瓷电子元件设置在板中，可以实现具有高电容的嵌入式多层陶瓷电子元件。

在将多层陶瓷电子元件嵌入板中之后，使用激光形成通路孔，以使多层陶瓷电子元件的外电极穿过树脂暴露，并且通路孔填充有镀铜层以将外部电线和多层陶瓷电子元件的外电极彼此电连接。

在这种情况下，为了通过通路孔连接外部电线和多层陶瓷电子元件的外电极，需要形成具有预定长度或更大长度的外部电极的带状表面。然而，在使用现有的浸渍法等形成具有预定长度或更大长度的外部电极的带状表面的情况下，外电极的厚度将变厚，使得由于外电极厚度的增加，不能保证陶瓷本体具有足够的厚度。由于多层陶瓷电子元件的整个芯片厚度与非多层陶瓷电子元件相比更薄，在外电极的带状表面形成为具有较厚的厚度的情况下，陶瓷本体的厚度变得非常薄，从而可能使芯片强度变弱，并且可能导致损坏。

另外，当由多层陶瓷电子元件的陶瓷本体和外电极的厚度所产生的台阶变大时，多层陶瓷电子元件和薄膜之间的间隙变大，使得发生分层的可能性进一步增大。因此，为了减少上述分层，需要减小外电极的厚度。

[现有技术文件]

(专利文件1)韩国专利公开出版号2011-0122008

发明内容

本发明的一方面提供一种待嵌入板中的多层陶瓷电子元件，在该多层陶瓷电子元件中，通过不允许增加外电极的厚度并且形成具有预定长度或更大长度的用于通过通路孔将外电极连接至外部电线的外电极的带状表面，以增大陶瓷本体的整个芯片的厚度，还提供一种制造该多层陶瓷电子元件的方法，以及一种嵌入有多层陶瓷电子元件的印刷电路板。

根据本发明的一个方面，一种待嵌入板中的多层陶瓷电子元件可包括：陶瓷本体，该陶瓷本体包括电介质层，并且具有沿长度方向的两个端表面、沿宽度方向的两个表面、以及沿厚度方向的两个表面；第一内电极和第二内电极，该第一内电极和第二内电极形成为交替地暴露于所述陶瓷本体的沿所述长度方向的两个端表面，所述第一内电极和第二内电极之间设置有电介质层；以及第一外电极和第二外电极，所述第一外电极电连接至所述第一内电极，所述第二外电极电连接至所述第二内电极，所述第一外电极和第二外电极形成在所述陶瓷本体的沿所述长度方向的两个端表面上，其中，所述第一外电极和第二外电极包括第一基电极和第二基电极、导电薄膜层、以及镀层，所述第一基电极和第二基电极形成在所述陶瓷本体的沿所述长度方向的两个端表面上，所述导电薄膜层形成在所述陶瓷本体的沿所述厚度方向的两个表面上，所述镀层形成在所述第一基电极和第二基电极以及所述导电薄膜层上。

所述导电薄膜层的厚度可以为0.1nm至5000nm。

当所述导电薄膜层的厚度定义为tf，并且形成在所述导电薄膜层上的所述镀层的厚度定义为tp时，可以满足1.5≤tp/tf≤10000。

所述导电薄膜层可以包括从包括铜(Cu)、镍(Ni)、钯(Pd)、铂(Pt)、金(Au)、银(Ag)、铁(Fe)、钛(Ti)和碳(C)的组中选取的至少一者。

所述导电薄膜层可以形成为在所述陶瓷本体的沿厚度方向的一个表面的两个端部上彼此分离。

所述导电薄膜层可以形成为连接至所述第一基电极和第二基电极。

所述导电薄膜层可以形成为从所述陶瓷本体的厚度方向的所述两个表面延伸至所述第一基电极和第二基电极。