[发明专利]功率半导体模块

说明书

关联申请

本申请享受以日本专利申请2014-46224号(申请日：2014年3月10日)为基础申请的优先权。本申请通过参照该基础申请而包括基础申请的所有内容。

技术领域

实施方式一般涉及功率半导体模块。

背景技术

在功率半导体模块中，通过将安装于基板的IGBT(Insulated Gate Bipolar Transistor)元件以及FRD(Fast Recovery Diode)元件并联连接，实现了高耐压化、大电流化。

但是，通过并联连接，在电路中形成多个环路，各环路分别具有独自的共振频率。另外，如果某个环路的共振频率和IGBT元件的动作频率匹配，则功率半导体模块自身成为振荡器，而有对IGBT元件的栅极控制造成恶劣影响的可能性。

发明内容

本发明的实施方式提供一种能够抑制振荡的功率半导体模块。

实施方式的功率半导体模块包括：基板；第1布线层，设置于所述基板上；多个半导体元件，设置于所述第1布线层上，分别具有第1电极、第2电极和第3电极，所述第2电极与所述第1布线层电连接；以及整流元件，设置于所述第1布线层上，具有与所述第1布线层电连接的第5电极、和与所述第1电极电连接的第4电极，

在所述第1布线层上，从所述基板内的任意的第1点放射状地配置所述多个半导体元件以及所述整流元件，以所述第1点为基准，点对称或者线对称地配置有收纳于所述多个半导体元件各自的区域内的任意的点，以所述第1点为基准，点对称或者线对称地配置有收纳于配置了所述整流元件的各个的区域内的任意的点。

附图说明

图1A是第1实施方式所涉及的功率半导体模块的示意性的平面图，图1B是图1A的A-A’线处的示意性的剖面图。

图2是示出第1实施方式所涉及的功率半导体模块的元件配置区域的示意性的平面图。

图3A以及图3B是参考例所涉及的功率半导体模块的示意性的平面图。

图4是示出参考例所涉及的功率半导体模块的等价电路的图。

图5是示出参考例所涉及的栅极·发射极间电压、集电极·发射极间电流、以及集电极·发射极间电压的图。

图6A是示出第1实施方式所涉及的功率半导体模块的动作的图，图6B是示出第1实施方式所涉及的功率半导体模块的等价电路的图。

图7是第1实施方式的变形例所涉及的功率半导体模块的示意性的平面图。

图8A是第2实施方式所涉及的功率半导体模块的示意性的平面图，图8B是第2实施方式所涉及的功率半导体模块的示意性的平面图。

图9A是第3实施方式所涉及的功率半导体模块的示意性的平面图，图9B是第3实施方式所涉及的功率半导体模块的示意性的平面图，图9C是第3实施方式所涉及的功率半导体模块的示意性的平面图。

图10A是第4实施方式所涉及的功率半导体模块的示意性的平面图，图10B是第4实施方式所涉及的功率半导体模块的示意性的平面图。

图11A是第5实施方式所涉及的功率半导体模块的示意性的平面图，图11B是第5实施方式所涉及的功率半导体模块的示意性的平面图。

具体实施方式

实施方式的功率半导体模块具备：基板；第1布线层，设置于所述基板上；多个半导体元件，设置于所述第1布线层上，分别具有第1电极、第2电极和第3电极，所述第2电极与所述第1布线层电连接；以及整流元件，设置于所述第1布线层上，具有与所述第1布线层电连接的第5电极、和与所述第1电极电连接的第4电极。

在所述第1布线层上，从所述基板内的任意的第1点放射状地配置有所述多个半导体元件以及所述整流元件，以所述第1点为基准，点对称或者线对称地配置有收纳于所述多个半导体元件各自的区域内的任意的点，以所述第1点为基准，点对称或者线对称地配置有收纳于配置了所述整流元件的各个的区域内的任意的点。

以下，参照附图，说明实施方式。在以下的说明中，对同一部件附加同一符号，关于曾经说明过的部件，适当省略其说明。

(第1实施方式)

图1A是第1实施方式所涉及的功率半导体模块的示意性的平面图，图1B是图1A的A-A’线处的示意性的剖面图。此处，在图1B中，示出了区域α以及β中的半导体芯片。

作为功率半导体模块100A的支撑基体的基板10具有金属板10m、和绝缘层10i。基板10也可以称为绝缘基板。

在基板10上，设置有布线层20A(第1布线层)。布线层20A是例如包含铜(Cu)等的布线图案。