[发明专利]一种半导体器件及其制备方法、电子装置

说明书

技术领域

本发明涉及半导体领域，具体地，本发明涉及一种半导体器件及其制备方法、电子装置。

背景技术

在电子消费领域，多功能设备越来越受到消费者的喜爱，相比于功能简单的设备，多功能设备制作过程将更加复杂，比如需要在电路版上集成多个不同功能的芯片，因而出现了3D集成电路(integrated circuit，IC)技术，3D集成电路(integrated circuit，IC)被定义为一种系统级集成结构，将多个芯片在垂直平面方向堆叠，从而节省空间，各个芯片的边缘部分可以根据需要引出多个引脚，根据需要利用这些引脚，将需要互相连接的芯片通过金属线互联，但是上述方式仍然存在很多不足，比如堆叠芯片数量较多，而且芯片之间的连接关系比较复杂，会需要利用多条金属线，最终的布线方式比较混乱，而且也会导致体积增加。

因此，目前在所述3D集成电路(integrated circuit，IC)技术中大都采用硅通孔(Through Silicon Via，TSV)，硅通孔是一种穿透硅晶圆或芯片的垂直互连，TSV的制备方法可以在硅晶圆上以蚀刻或雷射方式钻孔(via)，再以导电材料如铜、多晶硅、钨等物质填满，从而实现不同硅片之间的互联。

由于硬脂酸四乙氧基硅烷(SATEOS)具有良好的覆盖和隔离性能，在MEMS器件中在形成TSV或者其他互联结构时通常会选用硬脂酸四乙氧基硅烷(SATEOS)作为隔离层，在沉积所述硬脂酸四乙氧基硅烷(SATEOS)时不可避免的会产生气泡(gas)，因此，需要执行热退火，以去除所述气泡，但是所述热退火会引起所述硬脂酸四乙氧基硅烷(SATEOS)的碎裂脱落，造成器件性能失效。

因此，需要对现有技术做进一步的改进，以便消除上述问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明为了克服目前存在问题，提供了一种半导体器件的制备方法，包括：

步骤S1：提供第一基底，在所述第一基底上形成有元器件和位于所述元器件上方的金属互联结构，所述金属互联结构嵌于介电层中；在所述介电层上依次形成有第二基底和第一隔离层；

步骤S2：图案化所述第一隔离层、所述第二基底和所述介电层，以形成开口，露出所述金属互联结构；

步骤S3：沉积第二隔离层，以部分填充所述开口并覆盖所述第一隔离层；

步骤S4：去除所述第一隔离层上的部分所述第二隔离层，以减小所述第二隔离层的厚度，降低所述第二隔离层的应力。

可选地，在所述步骤S4中，去除部分所述第二隔离层，以使所述第二隔离层的厚度小于6K埃。

可选地，在所述步骤S3中，沉积的所述第二隔离层的厚度为8-12K埃。

可选地，在所述步骤S1中，所述第一隔离层的厚度为8-12K埃。

可选地，所述第二隔离层选用硬脂酸四乙氧基硅烷。

可选地，在所述步骤S4中选用化学机械平坦化的方法去除部分所述第二隔离层。

可选地，在所述步骤S4之后，所述方法还进一步包括：

步骤S5：执行退火步骤，以致密化所述第二隔离层；

步骤S6：去除所述开口底部和所述第一隔离层上方的所述第二隔离层，以露出所述金属互联结构和所述第一隔离层；

步骤S7：沉积导电材料层，以填充所述开口并覆盖所述第一隔离层；

步骤S8：平坦化所述导电材料层至所述第一隔离层，以形成通孔。

可选地，在所述步骤S6中去除所述第二隔离层的同时，去除部分所述第一隔离层，以使所述第一隔离层的厚度为3.5-5.5K埃。

可选地，在所述步骤S7中所述导电材料层选用金属钨。

本发明还提供了一种基于上述的方法制备得到的半导体器件。

本发明还提供了一种电子装置，包括上述半导体器件。

本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，在所述方法中通过增加所述第一隔离层的厚度，并且在沉积第二隔离层之后，通过平坦化的方法去除部分所述第二隔离层，以减小所述第二隔离层的厚度，降低其应力，以避免所述第二隔离层在后续步骤中发生碎裂或者脱落，提高了器件的良率和性能。

本发明的优点在于：