[发明专利]一种VDMOS器件及其制作方法

说明书

本发明实施例公开了一种VDMOS器件及其制作方法。该方法包括，在已经形成栅极的晶元正面采用化学气相淀积的方法沉积介质层，使得所述介质层在所述栅极侧壁形成的侧墙达到预定厚度，所述预定厚度是根据需要的阈值电压确定的；利用每两个相对的所述侧墙作为掩膜窗口，进行P+杂质注入。本发明实施例能够根据需要制作具有不同阈值电压的VDMOS器件，提高了阈值电压的可调节范围，并且不会使沟道电阻变大或者N+/P‑结过早穿通。

技术领域

本发明涉及半导体芯片制造工艺技术领域，尤其涉及一种垂直双扩散金属氧化物半导体晶体管(Verticial Double-diffused Metal Oxide Semiconductor,VDMOS)器件及其制作方法。

背景技术

VDMOS是新一代电力电子器件，主要应用于电子开关、汽车电器、逆变器、音频放大等领域。阈值电压是VDMOS性能的重要参数，也是VDMOS器件制作工艺中的重要控制参数。如图1所示，现有技术中一种平面型VDMOS的元胞结构：

N型半导体衬底101；

N型外延层102，形成于N型半导体衬底101表面；

P-体区105，位于N型外延层102的内部；

P+体区108，位于P-体区105内部；

N型体区106，位于P-体区105内部；

栅氧化层103，形成于N型外延层102上表面；

多晶硅层104，形成于栅氧化层103上表面；

介质层107，形成于多晶硅层104上表面；

金属层间介电质(Inter-layer Dielectric,ILD)层109，形成于介质层107上表面；

金属层1010，形成于P+体区108和ILD层109上表面。

在现有技术中，对于平面型VDMOS器件，从器件制作工艺上调整阈值电压通常有两种方法：一是改变栅氧化层的厚度，栅氧化层的厚度会直接影响到器件的高频特性，通常在产品版图确定后栅氧化层的厚度也就基本确定，后续可调整的空间很小；二是调整用于形成P-体区的杂质注入剂量的大小：提高用于形成P-体区的杂质注入剂量能有效提升阈值电压，但是同时也会引起沟道电阻变大；减小用于形成P-体区的杂质注入剂量能够减低阈值电压，但低的P-体区的杂质浓度可能引起N+/P-结过早穿通。

发明内容

本发明实施例的目的是提供一种VDMOS器件及其制作方法，以解决现有技术中调整阈值电压存在的如下问题：改变栅氧化层厚度时，阈值电压调节的范围小。改变用于形成P-体区的杂质注入剂量：提高用于形成P-体区的杂质注入剂量，使沟道电阻变大；减小用于形成P-体区的杂质注入剂量，低的P-体区的杂质浓度使N+/P-结过早穿通。

本发明实施例的目的是通过以下技术方案实现的：

一种VDMOS器件的制作方法，包括：

在已经形成栅极的晶元正面采用化学气相淀积的方法沉积介质层，使得所述介质层在所述栅极侧壁形成的侧墙达到预定厚度，所述预定厚度是根据需要的阈值电压确定的；

利用每两个相对的所述侧墙作为掩膜窗口，进行P+杂质注入。

较佳地，该方法还包括：确定阈值电压与侧墙厚度的对应关系。

较佳地，确定阈值电压与侧墙厚度的对应关系，包括：

统计已经制作出的VDMOS器件的阈值电压与侧墙厚度，根据统计结果确定阈值电压与侧墙厚度的对应关系。

较佳地，确定阈值电压与侧墙厚度的对应关系，包括：