[发明专利]一种FinFET结构及其制造方法

权利要求书

1.一种U型FinFET器件结构，包括：

衬底(100)；

第一鳍片(210)和第二鳍片(220)，所述第一鳍片(210)和第二鳍片(220)位于所述衬底(100)上方，彼此平行；

栅极叠层(300)，所述栅极叠层覆盖所述衬底和部分第一鳍片(210)和第二鳍片(220)的侧壁；

源区(410)，所述源区位于所述第一鳍片(210)未被栅极叠层所覆盖的区域；

漏区(420)，所述漏区位于所述第二鳍片(220)未被栅极叠层所覆盖的区域；

侧墙(230)，所述侧墙(230)位于所述第一鳍片(210)和第二鳍片(220)两侧，栅极叠层(300)上方，用于隔离源区、漏区和栅极叠层；

衬底沟道区(150)，所述衬底沟道区(150)位于所述衬底(100)中靠近上表面的区域中。

2.根据权利要求1所述的FinFET器件结构，其特征在于，所述第一鳍片(210)和第二鳍片(220)具有相同的高度、厚度和宽度。

3.根据权利要求1所述的FinFET器件结构，其特征在于，所述第一鳍片(210)和第二鳍片(220)之间的距离为5～50nm。

4.根据权利要求1所述的FinFET器件结构，其特征在于，所述栅极叠层(300)的高度为所述第一、第二鳍片(210、220)高度的1/2～3/4。

5.根据权利要求1所述的FinFET器件结构，其特征在于，所述衬底沟道区(150)的掺杂类型和掺杂浓度与源漏区相同。

6.一种U型FinFET器件制造方法，包括：

a.提供衬底(100)，在所述衬底表面形成沟道掺杂区(150)；

b.在所述衬底(100)上形成第一鳍片(210)和第二鳍片(220)；

c.在所述衬底(100)、所述第一鳍片(210)和第二鳍片(220)上方形成栅极叠层：

d.去除所述第一鳍片(210)和第二鳍片(220)上方和部分侧壁的栅极叠层，露出的部分第一和第二鳍片形成源漏区；

e.在未被所述栅极叠层覆盖的第一鳍片(210)和第二鳍片(220)两侧形成侧墙(230)。

7.根据权利要求6所述的制造方法，其特征在于，所述沟道掺杂区(150)的掺杂类型和掺杂浓度与源漏区相同。

8.根据权利要求6所述的制造方法，其特征在于，在步骤b中，形成所述第一鳍片(210)和第二鳍片(220)的方法包括如下步骤：

b1)在所述衬底(100)上依次形成沟道材料层(110)和源漏材料层(120)；

b2)对所述沟道材料层(110)和源漏材料层(120)进行刻蚀，形成第一鳍片(210)和第二鳍片(220)。

9.根据权利要求6所述的制造方法，其特征在于，形成所述第一鳍片(210)和第二鳍片(220)的方法为各向异性刻蚀。

10.根据权利要求6所述的制造方法，其特征在于，所述第一鳍片(210)和第二鳍片(220)具有相同的高度、厚度和宽度。

11.根据权利要求6所述的制造方法，其特征在于，所述第一鳍片(210)和第二鳍片(220)之间的距离为5～50nm。

12.根据权利要求6所述的制造方法，其特征在于，所述栅极叠层(300)的高度为所述第一、第二鳍片(210、220)高度的1/2～3/4。

13.根据权利要求6所述的制造方法，其特征在于，形成所述栅极叠层的方法为原子层淀积。

14.根据权利要求6所述的制造方法，其特征在于，去除部分栅极叠层的方法为各向异性选择性刻蚀。