[发明专利]一种微带间隙设计在基片集成波导环行器上的应用

权利要求书

1.一种微带间隙设计在基片集成波导环行器上的应用，其技术方案是：

步骤一、设计一种Ka波段环行器，包括中心结，三个外接50欧姆微带端口，50欧姆微带与SIW过渡段，还包括一个微带间隙，该微带间隙位于T型环行器两对称直端口50欧姆微带线末端处，距离端口边缘距离为0<W1≤0.1mm，微带间隙宽度为0<S≤0.01mm，微带介质层厚度为0.4≤h≤1mm，间隙处微带的导带宽度W为50欧姆微带宽度；

步骤二、依据公式

wh=2π[B-1-Ln(2B-1)+{Ln(B-1)+0.39-0.61ϵr}]]]>

A=Z060ϵr+12+ϵr-1ϵr+1(0.23+0.11ϵr),B=377π2Z0ϵr]]>

优化上述参数，其中ε_r为介质板介电常数；

步骤三、确定微带间隙等效电路各集总参数元件值C₁₁，C₁₂，L₁₂，L₁₁，R₁，R₂，C₂，L₂其值由以下公式确定：

c11·25Z0h=[1.125tanh(1.358Wh)-0.315]·tanh[(0.0262+0.184hW)+(0.217+0.0619lnWh)Sh]]]>

c12·25Z0h=[6.832tanh(0.0109Wh)+0.910]·tanh[(1.411+0.314hW)+(Sh)1.248+0.360tan-1Wh]]]>

L12·25hZ0=[0.008285tanh(0.5665Wh)+0.0103]+[0.1827+0.00715lnWh]]]>

·exp[-1·(5.207+1.283tanh(1.656hW))·(Sh)0.542+0.873tan-1Wh]]]>

L11·25hZ0=[0.134+0.0436lnhW]·exp[-1·(3.656+0.246hW)·(Sh)1.739+0.390lnWh]]]>

R1Z0=1.024tanh(2.025Wh)·tanh[(0.01584+0.0187hW)Sh+(0.1246+0.0394·sinh(Wh))]]]>

c2·25Z0h=[0.1776+0.05104ln(Wh)]hS+[0.574+0.3615hW+1.156ln(Wh)]·sech(2.3345Sh)]]>

L2·25hZ0=[0.00228+0.08737.52W/h+cosh(W/h)]·sinh(2.3345Sh)]]>

R2Z0=[-1.78+0.749Wh]Sh+[1.196-0.971ln(Wh)]·sinh(2.3345Sh);]]>

步骤四、将环行器SIW部分与中心结部分抽出电原理图，将间隙电原理图与其余部分电原理代入ADS软件优化，可以获得最优匹配电路，使环行器达到最佳性能；由此等效电路，推导出环行器最佳性能时微带间隙的S与W值，最后将此时的微带间隙模型代入HFSS软件中，继续优化得到最好微带间隙模型数值S，W,W1，h。

2.如权利要求1所述微带间隙设计在基片集成波导环行器上的应用,其特征在于：应用于中心工作频率为36GHz的8mm基片集成波导环行器，所述微带间隙宽度S＝0.004mm，微带间隙距离边缘距离W1＝0.05mm，间隙处微带导带宽度W＝1.36mm，介质厚度为h＝0.508mm。