[发明专利]一种防闩锁型电源钳位ESD保护电路

说明书

技术领域

本发明涉及集成电路芯片静电放电(Electronic Static Discharge，ESD)保护技术领域，特别涉及一种防闩锁型电源钳位ESD保护电路。

背景技术

集成电路芯片的防静电冲击设计是半导体业界关于可靠性设计的重点和难点。伴随着半导体工艺的进步，芯片的操作电压不断下降，半导体器件的击穿电压也不断减小，这些事实使得芯片的片上ESD保护设计变得越发的困难。如何在更窄的设计窗口内设计合理的全芯片ESD保护方案是先进工艺下ESD保护设计的主要关注点。

电源钳位ESD保护电路是全芯片ESD保护策略不可缺少的组成部分，电源钳位ESD保护电路首先是电源线到地线之间发生ESD冲击时，电荷的直接泄放通路，同时也是其它管脚之间发生ESD冲击时，电荷泄放通路的重要组成部分。因此，有效的电源钳位ESD保护电路设计是全芯片ESD策略是否成功的关键。

ESD保护设计通常要求保护结构具有较大的电流泄放能力，在整个ESD冲击发生期间，保护结构被要求一直处于开启状态，以此确保芯片功能电路的安全。电源钳位ESD保护电路通常通过电源线上脉冲的瞬态特性来判别冲击是否为ESD脉冲，然后触发泄放器件并维持其开启状态。在芯片的实际应用中，很多并不是ESD冲击的高频噪声却有着跟ESD冲击相同的瞬态特性，这些高频噪声会触发电源钳位ESD保护电路中的泄放器件，并使之处于开启状态，造成闩锁问题。闩锁现象会造成集成电路芯片的失效，如何防止闩锁现象的发生是电源钳位ESD保护电路设计面临的又一大难题。

另外，电源钳位ESD保护电路在芯片正常工作时应该有较小的漏电，否则，电源钳位ESD保护电路在芯片正常工作时漏电较大首先会带来不必要的功率损耗，其次还会影响电源线上信号的完整性。

发明内容

(一)要解决的技术问题

本发明要解决的技术问题就是如何在先进的集成电路工艺下，合理设计电源钳位ESD保护电路，使其能够满足先进工艺下ESD防护窗口的要求，同时具有防闩锁的能力。

(二)技术方案

为了解决上述技术问题，本发明提供了一种防闩锁型电源钳位ESD保护电路，包括：瞬态触发模块、直流电压探测模块以及泄放晶体管；

所述瞬态触发模块包括：PMOS晶体管M_p2，NMOS晶体管M_n2，NMOS晶体管M_fb1,电阻R1以及电容C；所述PMOS晶体管M_p2的栅极与所述NMOS晶体管M_n2的栅极相连，所述NMOS晶体管M_n2的源极接地，所述NMOS晶体管M_n2的漏极与所述PMOS晶体管M_p2的漏极相连，所述PMOS晶体管M_p2的源极与所述防闩锁型电源钳位ESD保护电路的电源管脚V_DD相连，所述NMOS晶体管M_fb1的源极接地，所述NMOS晶体管M_fb1的漏极与所述PMOS晶体管M_p2的栅极相连，所述电阻R₁的一端与所述防闩锁型电源钳位ESD保护电路的电源管脚V_DD相连，所述电阻R₁的另一端与所述PMOS晶体管M_p2的栅极相连，所述电容C的一端与所述PMOS晶体管M_p2的栅极相连，所述电容C的另一端接地；