[发明专利]存储器阵列

说明书

本发明公开了一种存储器阵列，该存储器阵列包括多个基本单元阵、字线组及位线组，每个基本单元阵包括2×2个存储单元对，字线组包括字线WL<m>、第一控制栅线CG0<m>、第二控制栅线CG1<m>，位线组包括位线BL<3k>、BL<3k+1>和BL<3k+2>，该多个基本单元阵在列行方向依次由该位线组和字线组级联，各列的基本单元阵和其他列没有关联，本发明列方向每一组存储单元和其他组存储单元没有关联，读出时只要处理本组存储单元的电流即可，译码简单，适合Native卡的开发。

技术领域

本发明涉及一种半导体技术领域，特别是涉及一种存储器阵列。

背景技术

由于Native卡(小额支付本地卡)具有应用执行速度快、安全性高的优点，其对芯片资源要求较高，闪存是Native卡片上系统COS正常运行所必须的存储体。

闪存作为一种半导体存储器，包括存储器阵列和外围电路。图1为现有技术中存储器阵列的结构示意图，图2为现有技术中存储器阵列的电路图。如图1及图2所示，其中，列方向(Y方向)的位线BL<0>、BL<1>、BL<2>、BL<3>为第二层金属层M2走线，行方向(X方向)CG0<m>、WL<m>、CG1<m>、CG0<m+1>、WL<m+1>、CG1<m+1>、CG0<m+2>、WL<m+2>、CG1<m+2>(CG0<m>、CG0<m+1>、CG0<m+2>为第一控制线，WL<m>、WL<m+1>、WL<m+2>为字线，CG1<m>、CG1<m+1>、CG1<m+2>为第二控制线)为第一层金属层M1走线，为行方向第一层金属层M1走线与存储单元Cell的电接触点，为行方向第一层金属层M1走线与第二层金属层M2走线的连接过孔(Via)。