[发明专利]制造沟槽型功率器件的方法

说明书

技术领域

本发明涉及半导体制造领域，更具体地说，本发明涉及一种制造沟槽型功 率器件的方法。

背景技术

沟槽型金属氧化物半导体晶体管(trenchMOS)作为一种新型垂直结构器 件，是在VDMOS(垂直双扩散金属-氧化物半导体场效应晶体管)的基础上发展 起来的，两者均属于高元胞密度器件。但该结构与前者相比有许多性能优点： 如更低的导通电阻、低栅漏电荷密度，从而有低的导通和开关损耗及快的开关 速度。同时由于沟槽型金属氧化物半导体的沟道是垂直的，故可进一步提高其 沟道密度，减小芯片尺寸。

沟槽型功率器件是一种具体的沟槽型金属氧化物半导体晶体管。然而，当 前常规的制造沟槽型功率器件的方法至少需要进行6次光刻，从而需要消耗6 层光刻胶，并执行六次对光刻胶的光刻处理，这显然是很耗费成本和时间的。

因此，希望能够提供一种利用更少光刻次数实现沟槽型功率器件的制造的 方法。

发明内容

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能 够利用更少光刻次数实现沟槽型功率器件的制造的方法。

为了实现上述技术目的，根据本发明，提供了一种制造沟槽型功率器件的 方法，包括：第一步骤：在衬底上形成掩模层，并且通过第一次光刻及刻蚀在 衬底的终端区域形成掩模层图案，而且利用形成图案的掩模层执行离子注入从 而形成保护环；第二步骤：在掩模层上沉积掩模材料层，从而至少部分地填充 掩模层的图案，然后通过第二次光刻及刻蚀在衬底的器件区域形成凹槽，以暴 露出凹槽所对应的衬底表面；第三步骤：沉积侧墙材料，从而在凹槽的侧壁形 成侧墙；第四步骤：利用形成有侧墙的掩模层结构在衬底中刻蚀出沟槽，并且 在沟槽中填充多晶硅材料；第五步骤：去除凹槽的侧壁上的侧墙，随后利用去 除了侧墙的掩模层结构执行离子注入，以便在多晶硅结构两侧形成注入区；第 六步骤：通过第三次光刻形成注入掩模图案，此后利用注入掩模图案对衬底进 行注入以形成阱区；第七步骤：利用掩模材料填充凹槽，并进行平坦化处理，

并且通过第四次光刻及刻蚀在掩模层和掩模材料层中形成接触区凹槽。

优选地，所述衬底是硅衬底。

优选地，在第三步骤中，掩模层图案所对应的凹进区域可能也填充有侧墙 材料。

优选地，在第五步骤中通过刻蚀去除侧墙材料。

优选地，在第五步骤中，掩模层图案所对应的凹进区域中的侧墙材料也被 去除。

附图说明

结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整 的理解并且更容易地理解其伴随的优点和特征，其中：

图1至图4示意性地示出了根据本发明优选实施例的制造沟槽型功率器件 的方法的各个步骤。

需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构 的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或 者类似的标号。

具体实施方式

为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发 明的内容进行详细描述。

图1至图4示意性地示出了根据本发明优选实施例的制造沟槽型功率器件 的方法的各个步骤。

具体地说，如图1至图4所示，根据本发明优选实施例的制造沟槽型功率 器件的方法包括：

第一步骤：在衬底10(所述衬底例如可以是硅衬底)上形成掩模层20，并 且通过第一次光刻及刻蚀在衬底10的终端区域100形成掩模层图案，而且利用 形成图案的掩模层20执行离子注入从而形成保护环30，如图1所示；在该步骤 中执行了一次光刻。

第二步骤：在掩模层20上沉积掩模材料层21，从而至少部分地填充掩模层 20的图案，然后通过第二次光刻及刻蚀在衬底10的器件区域200形成凹槽31， 以暴露出凹槽31所对应的衬底表面；

第三步骤：随后沉积侧墙材料，从而在凹槽31的侧壁形成侧墙32；在此， 掩模层20图案所对应的凹进区域可能也填充有侧墙材料33，如图2所示；

第四步骤：利用形成有侧墙32的掩模层结构(包括掩模层20和掩模材料 层21)在衬底10中刻蚀出沟槽，并且在沟槽中填充多晶硅材料，如图2所示；