[发明专利]半导体器件的制造方法、衬底处理装置

说明书

技术领域

本发明涉及半导体器件的制造方法、衬底处理装置以及记录介质。

背景技术

随着大规模集成电路(Large Scale Integrated Circuit：以下LSI)的高集成化，电路图案的微型化不断发展。

为了在较窄的面积内集成较多的半导体元件，必须使元件的尺寸较小地形成，为此，必须减小所要形成的图案的宽度和间隔。

由于近年的微型化，对于微型构造的埋入特别是氧化物向纵向较深或是横向较窄的空隙构造(槽)的埋入，基于CVD法的埋入方法逐渐到达技术极限。另外，由于晶体管的微型化，寻求较薄、均匀的栅极绝缘膜或栅电极的形成。再有，为了提高半导体元件的生产率而寻求缩短每张衬底的处理时间。

发明内容

近年的以LSI、DRAM(Dynamic Random Access Memory)或闪存(Flash Memory)为代表的半导体器件的最小加工尺寸已小于30nm宽度，在保证品质的前提下的微型化或生产能力的提高、处理温度的低温化逐渐变得困难。例如在形成栅极绝缘膜或栅电极时，存在依次、反复地进行原料气体的供给和排气、反应气体的供给和排气以及等离子体生成的成膜方法。在该成膜方法中，例如，在进行等离子体生成时，电力调整、压力调整、气体浓度调整等需要时间，所以在生产能力的提高方面存在极限。

本发明的目的在于提供一种能够使在衬底上形成的膜的特性提高、并且能够使生产能力提高的半导体器件的制造方法、衬底处理装置以及记录介质。

根据一方案，提供一种半导体器件的制造方法，其具有：向衬底供给原料气体的工序；向等离子体生成区域供给反应气体的工序；向上述等离子体生成区域供给高频电力的工序；以及使供给上述反应气体之前的上述等离子体生成区域内的压力为第一压力，并在供给有上述反应气体和上述高频电力的状态下，调整至比上述第一压力低的第二压力来生成上述反应气体的等离子体的工序。

根据其他的方案，提供一种衬底处理装置，其具有：处理室，该处理室收纳衬底；原料气体供给部，该原料气体供给部向上述衬底供给原料气体；反应气体供给部，该反应气体供给部向上述衬底供给反应气体；等离子体生成区域，该等离子体生成区域被供给上述反应气体，并使上述反应气体等离子体化；激发部，该激发部向上述等离子体生成区域供给高频电力；以及控制部，该控制部具有以如下方式控制上述反应气体供给部和上述激发部的结构：使供给上述反应气体之前的上述等离子体生成区域的压力为第一压力，在供给有上述反应气体和上述高频电力的状态下，调整至比上述第一压力低的第二压力来使上述反应气体等离子体化。

根据另一方案，提供一种记录介质，其记录有使计算机执行以下步骤的程序：向衬底供给原料气体的步骤；向等离子体生成区域供给反应气体的步骤；向上述等离子体生成区域供给高频电力的步骤；以及使供给上述反应气体之前的上述等离子体生成区域内的压力为第一压力，在供给有上述反应气体和上述高频电力的状态下，调整至比上述第一压力低的第二压力来生成上述反应气体的等离子体的步骤。

附图说明

图1是本发明的一实施方式的衬底处理装置的概要构成图。

图2是本发明的实施方式中优选使用的衬底处理装置的控制器的概要构成图。

图3是表示本发明的一实施方式的衬底处理工序的流程图。

图4是本发明的一实施方式的衬底处理工序的气体供给、排气、高频电力供给的时序例。

图5是本发明的其他实施方式的衬底处理工序的气体供给、排气、高频电力供给的时序例。

图6是表示本发明的N₂气体的放电开始特性的图。

图7是本发明的其他实施方式的衬底处理装置的概要图例。

具体实施方式

以下对本发明的实施方式进行说明。

＜本发明的一实施方式＞

以下，根据附图对本发明的一实施方式进行说明。

(1)衬底处理装置的构成

首先，对本发明的一实施方式的衬底处理装置100进行说明。

衬底处理装置100是高介电常数绝缘膜形成单元，如图1所示，构成为单片式衬底处理装置。