[发明专利]一种半导体器件失效分析的方法

说明书

本发明涉及半导体可靠性分析领域，尤其涉及一种半导体器件失效分析的方法。本发明建立一种针对存储器的失效分析的方法，通过对失效区域及其周围区域的连接通孔进行电压对比分析并对电压对比分析结果剖析，以检测出快闪存储器由于冗余替换的存储区域缺陷经过可靠性测试或实际使用后造成的临近区域的失效问题。在可靠性失效中对冗余替换的信息进行分析，为冗余电路的替换造成的可靠性失效问题提供有力的分析依据，并对可靠性失效率的降低提供了分析及改善的方向。

技术领域

本发明涉及半导体可靠性分析领域，尤其涉及一种半导体器件失效分析的方法。

背景技术

随着快闪存储器(Flash Memory)存储单元不断地朝着高集成度和大容量化的方向发展，存储器制造工艺越来越繁琐，存储器在制造过程中出现缺陷的可能性也随之提升，为了补偿制造过程中所产生的存储单元的物理缺陷，通常在晶圆测试过程中采用冗余(Redundancy)电路替换了该缺陷的区域以实现对有故障的存储单元进行修复(Repair)，从而改善作为高集成度存储器件的存储性能以及芯片成品率。但是，经过一定时间或次数的可靠性测试之后，物理上依然存在的该缺陷会影响附近正常的区域，从而导致可靠性问题，即由于冗余电路的替换提高了可靠性失效率。

目前的失效分析(FA)技术只能依据电性的失效地址去分析物理失效模式，如果在晶圆测试没有记录冗余替换信息或者无法得到该信息的情况下，就无法知道该区域是否由于晶圆测试中冗余电路的替换造成了可靠性的失效。对可靠性失效问题的根本原因的分析不利，也很难提供改善的方向。由此，如何分析由于存储单元冗余导致的存储器可靠性问题成为本领域技术人员面临的一大难题。

发明内容

快闪存储器在用户实际使用或者做耐力(Endurance)可靠性测试时，是反复写入(Program)与擦除(Erase)的过程。对于被替换的有缺陷的区域而言，实际物理上还存在于该存储阵列内，擦除的过程对整个器件的体区(bulk)所加的电压会一直对该区域有软擦除(soft Erase)的效果，但写入的动作对该区域几乎没有影响，这样使得阈值电压变得越来越低，漏电(leakage)变大，从而通过连接通孔的电压对比观测该到被替换区域的异常。

一种半导体器件失效分析的方法，其特征在于，所述方法包括：

提供一具有缺陷的失效样品；

确定所述缺陷在所述失效样品上所处的物理位置；

对所述失效样品进行正面减薄工艺，以将位于所述物理位置及临近该物理位置的连接通孔均予以暴露；

对暴露的所述连接通孔进行电压对比分析，以获取暴露的连接通孔的表征图像；

根据所述表征图像判断是否是由于冗余电路替换造成的所述缺陷；

若是由于冗余电路替换造成的所述缺陷，则对所述失效样品的冗余算法进行优化。

上述半导体器件失效分析方法，其中，所述方法还包括：

通过采用电性失效分析的方法和/或动态热点失效分析的方法来确定所述缺陷在所述失效样品上所处的物理位置。

上述半导体器件失效分析方法，其中，所述方法还包括：

对所述失效样品进行所述采用电性失效分析的方法获取所述缺陷在所述失效样品上所处的物理位置；

若不能确定所述缺陷在所述失效样品上所处的物理位置，则继续采用所述动态热点失效分析的方法来确定所述缺陷在所述失效样品上所处的物理位置。

上述的半导体器件失效分析方法，其中，所述方法还包括：

所述失效样品为实际使用后的失效器件或采用可靠性测试的方式获取的失效样品。

上述半导体器件失效分析方法，其中，所述方法还包括：