[发明专利]一种无压烧结连接大功率GTO模块的方法

说明书

技术领域

本发明涉及功率电子器件封装技术领域，具体地说，涉及大功率可关断晶闸管(GTO)封装过程中钼基板表面改性，及采用纳米银焊膏低温无压烧结实现GTO芯片与钼基板大面积连接的方法。

背景技术

可关断晶闸管工作电流大，在大容量变频器中居主要地位，但其制造过程中芯片与钼基板的互连一直是个难题。由于温度和芯片承受载荷的限制，现有技术主要为真空扩散互连，镀膜的芯片与镀膜基板在适当的压力和温度下保持长时间，通过界面原子扩散实现互连。这种技术成本高，且界面处形成的金属间化合物会降低GTO的可靠性。此外随着互连面积的增大，工艺将较为复杂。因此在高压/大功率/大电流GTO封装过程中急需一种简单可靠的大面积芯片与基板的互连技术。功率大则芯片的面积也变大，连接的难度增大；纳米银焊膏作为绿色“无铅化”的高温互连材料在大功率电力电子器件中的应用备受关注，本发明创新性采用纳米银焊膏低温无压烧结技术实现大面积芯片与钼基板之间的互连。但是在利用纳米银作为互连材料之前，钼基板需要进行表面处理—镀银。银和钼是互不固溶体系，生成热为正，因此很难通过扩散而实现合金化来完成钼表面直接镀银。

发明内容

为了解决现有技术的问题，本发明主要提出了一种无压烧结连接大功率(＞10MVA)GTO模块的方法。本发明以钛为中间金属层实现钼基板镀银，后期配合适当的热处理工艺，成功保证了镀膜的质量，接着利用低温无压烧结工艺实现GTO芯片与钼基板的大面积连接，这为高性能电力电子模块的制造接奠定了基础。

本发明方法通过以下技术方案实现。

一种无压烧结连接大功率GTO模块的方法，其特征是以钛为中间金属层，利用磁控溅射设备实现钼基板表面镀银，接着通过纳米银焊膏低温无压烧结实现芯片与基板大面积互连。

具体步骤如下：

(1)对钼基板进行预处理，去除表面污染物，使表面清洁；

(2)进行镀膜，在钼基板上依次镀钛膜和银膜；

(3)对镀膜试样进行退火处理，随炉冷，保护气氛为高纯度≥99.99％在氮气或惰性气体氩气；

(4)使用纳米银焊膏作为互连材料，焊膏涂抹厚度为30-90um，芯片与基板的连接面积为314-1256mm²，将互连接头放在加热台或者加热炉中，实现芯片与基板的低温无压烧结互连，其升温速率为3-8℃/min，加热到250-320℃，保温5-30min；芯片与钼基板实现连接，中间的焊膏层的厚度降为15-45um。

所述的步骤(1)通过磁控溅射设备自带的等离子清洗装置清洗钼基板表面。

所述的步骤(2)，通过调节溅射功率来控制镀膜的速率，调节溅射时间来控制最终膜层的厚度。

所述的步骤(2)，镀钛是功率为20-30W,时间为10-30min。

所述的步骤(2)，镀银功率为20-30W，时间为30-80min。

所述的步骤(3)，退火处理温度300-900℃，时间60-240min。

以钛为中间金属层，利用磁控溅射设备实现钼基板表面镀银，接着通过纳米银焊膏低温无压烧结实现芯片与基板大面积互连，工艺简单且封装可靠性高；在钼基板上依次镀钛膜和银膜，通过调节溅射功率来控制镀膜的速率，调节溅射时间来控制最终膜层的厚度，镀膜的厚度很据具体情况进行适当调节。

通过热处理加强界面原子的扩散使得镀膜的与基板的连接更加牢退，同时使表面镀银层更加致密，保证镀膜的可靠性。

使用纳米银焊膏作为互连材料，连接接头的示意图如图1所示，图中1为钼基板，其面积为325-1240mm²；2为磁控溅射镀的膜，3纳米银焊膏，焊膏涂抹厚度为30-90um，4GTO芯片，面积为314-1256mm²，将互连接头放在加热台或者加热炉中，按照图2的烧结曲线实现芯片与基板的低温无压烧结互连，其升温速率为3-8℃/min，加热到250-320℃，保温5-30min。经过烧结，芯片与钼基板实现连接，中间的焊膏层的厚度降为15-45um。

本发明一种钼基板镀银的方法，以金属钛作为为过渡层，利用磁控溅射设备实现钼基板薄膜银层金属化，最终配合适当热处理工艺获得优质可靠的表层银膜。

以金属钛作为为过渡层。金属钛可以分别和钼及银互连，从而避免钼上无法直接镀银的问题。

先在钼基板上镀钛作为中间层，接着镀银作为表面层，最后配合热处理工艺保证镀膜的稳定性。