[发明专利]多芯片集成的多级重布线层

说明书

本申请公开了多芯片集成的多级重布线层。公开了一种多芯片封装和共用重布线层。在一个实施例中，形成第一和第二管芯，其中每个第一和第二管芯具有不同高度。将管芯放置在衬底上。研磨第一、第二或这两个管芯使得第一和第二管芯具有大约相同高度。利用单个工艺在同一时间在第一和第二管芯这两者上形成层，如重布线层，以及封装第一和第二管芯以及形成的层。

技术领域

本发明涉及多芯片封装领域，并且，特别地，涉及在单个封装内放置不同类型的芯片。

背景技术

半导体和微机械管芯或芯片要进行多次封装，以防止其受到外部环境的影响。封装提供物理保护、稳定性、外部连接，并且在某些情况下，冷却封装内的管芯。通常是将管芯连接至衬底并且接着将连接至衬底的盖置于管芯上。尽管有使每个管芯增加多个功能的趋势，但也有将多个芯片置于一个封装内的趋势。由于容纳管芯的封装一般比管芯大得多，因此能够增加额外的管芯而不会明显增加封装尺寸。目前的封装技术包括在彼此顶部上堆叠管芯和在单个封装衬底上并排放置管芯。将更多功能整合到单个管芯内和将多个管芯置于单个封装都是降低器件中电子和微机械尺寸的方法。

一些台式和笔记本系统已将中央处理单元和图形处理器整合到单个封装内。在其他方面，存储器管芯与处理器整合到一个封装内。对于可移动设备，可将更多管芯添加至一个封装，以形成所谓的完整SiP(系统封装)。

附图说明

附图中以示例方式示出了本发明的实施例，但不是限制性的，图中相同的标记表示相同的元件。

图1A是根据实施例的部分多芯片封装的横截面侧视图。

图1B是图1A的封装的俯视图。

图2A是根据实施例的多芯片引线键合封装的横截面侧视图。

图2B是根据实施例的多芯片倒装芯片封装的横截面侧视图。

图3A是根据实施例的多芯片嵌入式晶圆级球栅阵列封装的横截面侧视图。

图3B是根据实施例的堆叠多芯片嵌入式晶圆级球栅阵列封装的横截面侧视图。

图4A-4I是根据实施例的形成多芯片封装的横截面图。

图5是根据实施例的结合有多芯片封装的计算设备的模块图。

具体实施方式

虽然用相同的技术所获得的相同类型的芯片，如中央和图形处理器，可简单地组合在单个封装内，但是组合不同类型的芯片更加困难。这部分是由于在不同类型的芯片内可能采用了不同的尺寸、不同的连接技术以及不同的材料。

为了在单个封装内设置完整系统的更多部分，可以将不同类型的芯片一起封装。多芯片封装可以扩展到用于功率和接地线路、I/O(输入/输出)连接、不同芯片间的互连以及如电感器的无源元件的多级RDL(重布线层)。多级RDL可用在广泛的不同类型封装内，包括WLB(晶圆级球栅阵列)和eWLB(嵌入式WLB)封装。

在本文描述的实施例中，用于完整可移动设备的不同芯片在FEOL(线上前端)中以它们各自的处理技术分别进行处理，直至最后一层金属层。这个最后的金属层形成至多级RDL的接口。然后将不同的芯片一起放置在公用衬底上。在BEOL(线上后端)阶段，这些芯片在共同的处理步骤中被一起设置。这些处理步骤可包括重布线层的几个金属级和通孔级。

可一起处理来自多种不同类型技术的几个芯片。这些技术可包括不同的CMOS(互补金属氧化物半导体)技术，如22nm、65nm等，BiCMOS(双极和CMOS)，双极以及GaAS或其它异质结技术。这些芯片可以是数字电路、微机械、模拟电路、光学系统、无线电系统或这些或其它类型芯片的组合。由于不同的技术，这些芯片在它们自己的FEOL中单独进行处理，直至形成至接下来的公用或共用RDL层的标准接口的最后金属层。