[发明专利]超结器件制备工艺

说明书

本发明公开了一种超结器件制备工艺，通过刻蚀沟槽并填充形成超结，本发明中将沟槽的刻蚀分段进行，大大降低了刻蚀难度，沟槽的侧壁也更加垂直；本发明在进行填充的过程中，沟槽的深宽比很小，大大降低填充难度和缺陷的形成；同时本发明通过多次分段工艺，则可轻易保持所有位置的电荷平衡，提高击穿电压。同时分段还可以局部改变电荷量，为设计者提供更多优化器件特性的方法。

技术领域

本发明涉及半导体领域，具体涉及一种超结器件制备工艺。

背景技术

Super-Junction(SJ，超结)晶体管为独特的N/P交互结构，使得在同样的击穿电压下只需要更薄的EPI(外延层)，以及更高的EPI掺杂，从而大大降低了器件的比导通电阻-Rsp，以及figure of merit(FOM，品质因数)值。

目前，通常使用多次外延+注入+退火的方式形成Super-Junction。但是此方法造成局部P柱的浓度过高，容易导致提前击穿，如图1所示，在衬底1上制备由多层外延层形成的复合外延层2中形成P柱，同时因为需要退火造成了有效的N柱的浓度和面积都降低，很难进一步减小Rsp。

为了进一步提高Super-junction的性能，通过一次性刻蚀深槽，并填充P型外延来形成Super-Junction的结构，因此Trench-SJ技术被开发出来，该工艺不再需要额外的退火，可实现更低的Rsp。但是此方法需要刻蚀很深的trench(沟槽)，并保持trench宽度基本一致。之后需要填充P型外延以形成P柱，不能形成过多缺陷，大致步骤可参照图2a～图2e所示：首先在衬底1上生长一层厚度较厚的N型外延层2(图2a)；之后采用一次性刻蚀在N型外延层2中形成深度较深的沟槽(图2b)；然后填充P型外延层3并进行研磨(图2c～图2d)，进行退火后形成P柱和N柱形成超级结，最后进行后续的场效应晶体管制备工艺，形成图2e所示的结构。

而这些都对制造工艺提出了很高的要求，一般很难实现。特别是需要进一步缩小元胞尺寸来到达更小的Rsp，一般制造工艺只能望而却步。

由于制备的沟槽深度较深，需要采用DRIE(Deep Reactive Ion Etching，深反应离子刻蚀)设备来进行蚀刻方可实现，目前DRIE设备代价十分昂贵，这无疑增加了生产成本和制备难度；同时由于制备的沟槽深宽比较大，在对沟槽填充P型外延层3的过程中，P型外延层3可能在开口形成堵塞，造成沟槽底部形成有空洞4，如图2f所示，这会对器件性能造成不利影响；进一步的，传统trench-SJ由于很难做到trench侧壁绝对笔直，往往出现底部很窄，这样造成的N/P电荷的不平衡而使得击穿电压降低。

以上问题都是现有技术中trench-SJ的制备工艺中所不可绕过的技术难题。

发明内容

本发明提供了一种超结器件制备工艺，其中，包括如下步骤：

提供一衬底，于所述衬底顶部自下而上依次生长多层具有第一导电类型的外延层，且在形成每层外延层之后，紧接着刻蚀该层外延层以形成若干间隔开的沟槽，并在沟槽中填充具有第二导电类型的半导体层，其中，任意两层上下相邻的外延层中所各自形成的沟槽均一一对应并上下重合；

进行退火处理以形成掺杂立柱。

上述的制备工艺，其特征在于，在其中一层外延层中刻蚀形成沟槽并填充半导体层的步骤包括：

生长一层具有第一导电类型的外延层；

对外延层进行刻蚀以在该外延层顶部形成若干间隔开的沟槽；

制备一层具有第二导电类型的半导体层覆盖在外延层表面并将沟槽予以填充；

进行平坦化处理，将外延层顶部的半导体层进行去除。

上述的制备工艺，其中，所述第一导电类型为N型导电类型，且所述第二导电类型为P型导电类型；或