[发明专利]一种半导体器件的制作方法

说明书

本发明提供一种半导体器件的制作方法，包括：提供第一晶圆和第二晶圆，进行第一键合工艺，以将所述第一晶圆的正面和所述第二晶圆的正面接合；对所述第二晶圆的背面进行第一减薄；提供第三晶圆，所述第三晶圆内形成有硅通孔；进行第二键合工艺，以将所述第二晶圆的背面与所述第三晶圆的正面接合；自所述第一晶圆的背面开始对依次堆叠的所述第一晶圆、所述第二晶圆和所述第三晶圆进行深修边；对所述第一晶圆的背面进行第二减薄；对所述第三晶圆的背面进行第三减薄，以使所述硅通孔的底部从所述第三晶圆的背面露出；进行切割工艺。本发明的方法，大大降低了补胶造成的空隙引起的边缘崩裂问题出现的风险，简化了工艺流程，降低了生产成本。

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制作方法。

背景技术

在多层堆叠晶圆级封装中，往往都需要对各层晶圆(wafer)进行背部研磨减薄处理，最终进行晶粒(die)切割。而在对多层晶圆减薄的过程中很容易造成边缘崩裂(edgechipping)。在对多层晶圆进行晶粒切割的时候，还需要分多步进行。

如图2所示，为现有的多层堆叠晶圆级封装的工艺流程图，从图可以看出，目前的工艺流程是：步骤一、对CMOS晶圆和MEMS晶圆进行熔融键合；步骤二、对MEMS晶圆进行修边处理；步骤三、对MEMS晶圆进行背部研磨；步骤四、对MEMS晶圆执行背面的后续工艺制程；步骤五、如图1A所示，将通孔(TSV)晶圆103的正面与MEMS晶圆102的背面进行共晶键合；步骤六、如图1B所示，对堆叠晶圆的边缘进行补胶104以填充晶圆边缘的空腔；步骤七、对CMOS晶圆进行研磨减薄；步骤八、如图1B所示，对CMOS晶圆101和MEMS晶圆102进行切割。步骤九、如图1C所示，在CMOS晶圆的背面粘贴背部研磨胶带105；步骤十、如图1C所示，对TSV晶圆进行背部研磨以暴露通孔；步骤十一、进行TSV的后续工艺；步骤十二、如图1D所示，切割TSV晶圆103。

现有工艺方法，在对CMOS晶圆进行研磨减薄之前，需要先对晶圆的边缘进行补胶以填充晶圆边缘的空腔，而由于补胶容易产生空隙引起边缘崩裂的风险，研磨后先对CMOS晶圆和MEMS晶圆进行第一步切割。之后，由于切割道的存在，需要粘贴背部研磨胶带后对TSV晶圆进行背部研磨以暴露通孔，完成后续的TSV工艺后再对TSV晶圆进行第二步切割。故现有技术的方法，需要粘贴背部研磨胶带，且包括两步切割制程，工艺流程复杂，成本高。

鉴于上述问题的存在，本发明提出了一种新的制作方法。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了克服目前存在的问题，本发明提供一种半导体器件的制作方法，包括：

提供第一晶圆和第二晶圆，进行第一键合工艺，以将所述第一晶圆的正面和所述第二晶圆的正面接合；

对所述第二晶圆的背面进行第一减薄；

提供第三晶圆，所述第三晶圆内形成有硅通孔；

进行第二键合工艺，以将所述第二晶圆的背面与所述第三晶圆的正面接合；

自所述第一晶圆的背面开始对依次堆叠的所述第一晶圆、所述第二晶圆和所述第三晶圆进行深修边；

对所述第一晶圆的背面进行第二减薄；

对所述第三晶圆的背面进行第三减薄，以使所述硅通孔的底部从所述第三晶圆的背面露出；

进行切割工艺。

进一步，所述第一键合工艺为熔融键合。

进一步，所述第二键合工艺为共晶键合工艺。