[发明专利]一种快速输入/输出Fast I/O的工艺映射方法

权利要求书

1.一种快速输入/输出Fast I/O的工艺映射方法，其特征在于，所述方法包括:

获取根据寄存器传输级RTL设计综合后的网表中的一个输入/输出I/O；

根据用户约束确定当前所述I/O是否为快速输入/输出Fast I/O；

当所述I/O为Fast I/O时，进行设计规则DRC检查；

所述DRC检查为当向一个IOC中映射多个寄存器时，确定所述多个寄存器是否分别具有相同的时钟信号clk、时钟使能信号clk_en、置位信号set和复位信号reset；

当DRC检查通过时，将在所述网表中直接与所述I/O相连接的一个或多个寄存器映射到FPGA的输入/输出控制模块IOC中的一个或多个寄存器；映射的所述IOC中的寄存器，与被映射的所述与I/O相连接的寄存器的时钟信号同步；

其中，所述IOC中的寄存器包括:输入寄存器、输出寄存器和输出使能寄存器；所述与所述I/O相连接的一个或多个寄存器包括：与I/O相连接的输入寄存器,和/或与I/O相连接的输出寄存器,和/或与I/O相连接的输出使能寄存器。

2.根据权利要求1所述的方法，其特征在于，所述DRC检查为：

确定所述IOC的数据输入端是否只驱动与I/O相连接的寄存器。

3.根据权利要求2所述的方法，其特征在于，所述将在所述网表中直接与所述I/O相连接的一个或多个寄存器映射到FPGA的输入/输出控制模块IOC中的一个或多个寄存器具体为：

当所述IOC的数据输入端只驱动与I/O相连接的输入寄存器时，将所述与I/O相连接的输入寄存器映射到所述IOC中的输入寄存器。

4.根据权利要求1所述的方法，其特征在于，所述DRC检查为：

确定所述网表中一个直接与所述I/O相连接的输出使能寄存器输出的输出使能信号是否控制多个输出寄存器的输出。

5.根据权利要求4所述的方法，其特征在于，所述将在所述网表中一个直接与所述I/O相连接的或多个寄存器映射到FPGA的输入/输出控制模块IOC中的一个或多个寄存器具体为：

当所述网表中一个直接与所述I/O相连接的输出使能寄存器输出的输出使能信号控制多个输出寄存器的输出时，

根据所述网表中，由所述输出使能信号控制的输出寄存器的个数复制所述输出使能寄存器，使得每一个输出使能寄存器控制一个输出寄存器；

分别将所述网表中的每个输出寄存器映射到一个IOC的输出寄存器，将所述网表中的控制每个所述输出寄存器的每个输出使能寄存器，映射到相应IOC中的输出使能寄存器。

6.根据权利要求1所述的方法，其特征在于，所述DRC检查为：

确定所述网表中直接与所述I/O相连接的输出寄存器是否只驱动IOC的数据输出端，和/或确定所述网表中直接与所述I/O相连接的输出使能寄存器是否只驱动IOC的使能信号输出端。

7.根据权利要求6所述的方法，其特征在于，所述将在所述网表中直接与所述I/O相连接的一个或多个寄存器映射到FPGA的输入/输出控制模块IOC中的一个或多个寄存器具体为：

当所述网表中直接与所述I/O相连接的输出寄存器只驱动IOC的数据输出端时，将所述与所述I/O相连接的输出寄存器映射到IOC的输出寄存器；

当所述网表中直接与所述I/O相连接的输出寄存器还驱动其他逻辑时，将所述网表中输出寄存器进行复制，复制得到的第一输出寄存器驱动IOC的数据输出端，并且复制得到的第二输出寄存器驱动所述其他逻辑；将第一输出寄存器映射到IOC的输出寄存器；和/或

当所述网表中直接与所述I/O相连接的输出使能寄存器只驱动一个IOC的使能信号输出端时，将所述与所述I/O相连接的输出使能寄存器映射到IOC的输出使能寄存器；

当所述网表中直接与所述I/O相连接的输出使能寄存器还驱动其他逻辑时，将所述网表中输出使能寄存器进行复制，复制得到的第一输出使能寄存器驱动所述一个IOC的使能信号输出端，并且复制得到的第二输出使能寄存器驱动所述其他逻辑；将第一输出使能寄存器映射到所述一个IOC的输出使能寄存器。