[发明专利]一种快速输入/输出Fast I/O的工艺映射方法

说明书

本发明涉及一种快速输入/输出Fast I/O的工艺映射方法，所述方法包括：获取根据寄存器传输级RTL设计综合后的网表中的一个输入/输出I/O；根据用户约束确定当前所述I/O是否为Fast I/O；当所述I/O为Fast I/O时，进行设计规则DRC检查；当DRC检查通过时，将在所述网表中直接与所述I/O相连接的一个或多个寄存器映射到FPGA的输入/输出控制模块IOC中的一个或多个寄存器；映射的所述IOC中的寄存器，与被映射的所述与I/O相连接的寄存器的时钟信号同步。

技术领域

本发明涉及微电子领域中的集成电路设计技术领域，特别是一种快速输入/输出Fast I/O的工艺映射方法。

背景技术

现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)是一种具有丰富硬件资源、强大并行处理能力和灵活可重配置能力的逻辑器件。这些特征使得FPGA在数据处理、通信、网络等很多领域得到了越来越多的广泛应用。

工艺映射(Technology Mapping)是FPGA涉及流程中，连接前端逻辑综合和后端布局布线的重要桥梁。在这一阶段，与工艺无关的电路网表在一定的硬件约束条件下，映射到工艺库的相关结构，工艺映射方法直接影响到FPGA的性能。

发明内容

本发明提供了一种FPGA存储器的工艺映射方法，能够实现一种FPGA Fast I/O端口寄存器到输入/输出控制模块(Input Output Control module,IOC)的工艺映射,从而有效减少I/O相关路径的延时。

本发明实施例提供了一种Fast I/O的工艺映射方法，包括：

获取根据寄存器传输级RTL设计综合后的网表中的一个输入/输出I/O；

根据用户约束确定当前所述I/O是否为Fast I/O；

当所述I/O为Fast I/O时，进行设计规则DRC检查；

当DRC检查通过时，将在所述网表中直接与所述I/O相连接的一个或多个寄存器映射到FPGA的输入/输出控制模块IOC中的一个或多个寄存器；映射的所述IOC中的寄存器，与被映射的所述与I/O相连接的寄存器的时钟信号同步；

其中，所述IOC中的寄存器包括:输入寄存器、输出寄存器和输出使能寄存器；所述与所述I/O相连接的一个或多个寄存器包括：与I/O相连接的输入寄存器,和/或与I/O相连接的输出寄存器,和/或与I/O相连接的输出使能寄存器。

优选的，所述DRC检查包括：

当向一个IOC中映射多个寄存器时，确定所述多个寄存器是否分别具有相同的时钟信号clk、时钟使能信号clk_en、置位信号set和复位信号reset。

优选的，所述DRC检查包括：

确定所述IOC的数据输入端是否只驱动与I/O相连接的寄存器。

进一步优选的，所述将在所述网表中直接与所述I/O相连接的一个或多个寄存器映射到FPGA的输入/输出控制模块IOC中的一个或多个寄存器具体为：

当所述IOC的数据输入端只驱动与I/O相连接的输入寄存器时，将所述与I/O相连接的输入寄存器映射到所述IOC中的输入寄存器。

优选的，所述DRC检查包括：

确定所述网表中一个直接与所述I/O相连接的输出使能寄存器输出的输出使能信号是否控制多个输出寄存器的输出。

进一步优选的，所述将在所述网表中一个直接与所述I/O相连接的或多个寄存器映射到FPGA的输入/输出控制模块IOC中的一个或多个寄存器具体为：